Pat

J-GLOBAL ID：200903019811627966

炭化ケイ素トレンチFETおよびその製造方法

Inventor： 上野 勝典
Applicant, Patent owner： 富士電機株式会社
Agent (1)： 山口 巖
Gazette classification：公開公報
Application number (International application number)：1996065745
Publication number (International publication number)：1997260650
Application date： Mar. 22, 1996
Publication date： Oct. 03, 1997
Summary：

【要約】【課題】炭化ケイ素(4H-SiC、6H-SiC)のトレンチFET(電界効果トランジスタ)のオン抵抗を低減する。【解決手段】(0001)面に垂直な面(例えば(1、-1、0、0)面)を主面とするSiC結晶を用い、トレンチ15の側面がほぼ(0001)面になるようにして(0001)面、特にシリコン原子で終端している(0001)シリコン面側にチャネル20ができるようにする。(0001)シリコン面側のpベース層13の表面層にのみnエミッタ領域14を形成するか、または(0001)シリコン面と対向するトレンチ内面を(0001)面からずらし、ゲート電極17の水平断面が三角形になるようにして、単位セル面積を縮小することもできる。熱酸化、酸化膜選択除去、再酸化により、(0001)シリコン面と(0001)炭素面上の酸化膜厚を同じにするとよい。

Claim (excerpt)：

アルファ相炭化ケイ素単結晶の第一導電型ドレイン層上に順に形成されたそのドレイン層より不純物濃度の低い炭化ケイ素の第一導電型ドリフト層と炭化ケイ素の第二導電型ベース層と、その第二導電型ベース層の表面層の一部に形成された第一導電型ソース領域と、その第一導電型ソース領域の表面から第一導電型ドリフト層に達するトレンチとを有し、そのトレンチ内にゲート絶縁膜を介して設けられたゲート電極と、第一導電型ソース領域の表面に接して設けられたソース電極と、第一導電型ドレイン層の裏面に設けられたドレイン電極とを備えるものにおいて、ゲート電極に電圧を印加したときにゲート絶縁膜に沿った第二導電型ベース層に(0001)面方向のチャネルが形成されることを特徴とする炭化ケイ素トレンチFET。

FI (3)：

H01L 29/78 653 C ,  H01L 29/78 652 T ,  H01L 29/78 652 F