Pat

J-GLOBAL ID：200903019852530160

MOS型電界効果トランジスタおよびMOS型電界効果トランジスタの製造方法

Inventor： 氷沢 和也 ,  松橋 秀明 ,  中村 稔之
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 大垣 孝
Gazette classification：公開公報
Application number (International application number)：1996246531
Publication number (International publication number)：1998093076
Application date： Sep. 18, 1996
Publication date： Apr. 10, 1998
Summary：

【要約】 (修正有)【課題】 しきい値電圧の制御ができ、かつ製造時にB(ボロン)の増速拡散を抑えて高速動作を可能としたMOS型電界効果トランジスタを提供すること。【解決手段】 半導体基板11上にボロン(B)を不純物として含有するバッファー層15と、このバッファー層の上側に設けられたチャネル層17と、このチャネル層の上側に設けられたキャップ層21と、このキャップ層上に順次に設けられたゲート酸化膜23およびゲート電極25とを具えるMOS型電界効果トランジスタにおいて、チャネル層17に隣接させて、ゲート酸化膜の形成時にゲート酸化膜23とキャップ層21との界面付近に発生するインタースティシャル原子をトラップするカーボン(C)原子を含むトラップ層19としてカーボン導入層19を介在させてある。

Claim (excerpt)：

半導体基板上にボロン(B)を不純物として含有するバッファー層と、該バッファー層の上側に設けられたチャネル層と、該チャネル層の上側に設けられたキャップ層と、該キャップ層上に順次に設けられたゲート酸化膜およびゲート電極とを具えるMOS型電界効果トランジスタにおいて、前記チャネル層に隣接させて、トラップ層として、カーボン(C)導入層を介在させてあることを特徴とするMOS型電界効果トランジスタ。