Pat

J-GLOBAL ID：200903019988454786

半導体装置及びその製造方法

Inventor： 上田 哲三
Applicant, Patent owner： 松下電器産業株式会社
Agent (11)： 前田 弘 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守 ,  関 啓 ,  杉浦 靖也
Gazette classification：公開公報
Application number (International application number)：2007213555
Publication number (International publication number)：2007300146
Application date： Aug. 20, 2007
Publication date： Nov. 15, 2007
Summary：

【課題】III-V族窒化物半導体からなるデバイス構造の結晶性を損なうことなく、該デバイス構造を支持する厚膜半導体層の膜厚を十分に大きくできるようにする。【解決手段】半導体装置におけるデバイス構造体20は、それぞれがIII-V族窒化物半導体からなり、第1半導体層11、発光層12及び第2半導体層13を有している。第2半導体層13における発光層12の反対側の面上には、厚さが約100μmと比較的に厚く、且つ結晶欠陥密度がデバイス構造体20を構成する各半導体層11、12、13よりも大きい、n型窒化ガリウムからなる第3半導体層14が接合されて形成されている。【選択図】図1

Claim (excerpt)：

III-V族窒化物半導体からなる第1導電型の第1半導体層、III-V族窒化物半導体からなる活性層及びIII-V族窒化物半導体からなる第2導電型の第2半導体層と、 前記第2半導体層側に形成され、結晶欠陥密度が前記第1半導体層及び第2半導体層よりも大きい第3半導体層とを備え、 前記第3半導体層は、前記第1半導体層及び第2半導体層よりも結晶欠陥密度が大きくなるように形成され、且つ前記第3半導体層は表面に凹凸状を有していることを特徴とする半導体装置。

IPC (1)：

H01L 33/00

FI (1)：

H01L33/00 C

F-Term (8)：

5F041AA40 ,  5F041CA04 ,  5F041CA12 ,  5F041CA33 ,  5F041CA40 ,  5F041CA46 ,  5F041CA64 ,  5F041CA65