Pat

J-GLOBAL ID：200903020008250886

接続孔の製造方法

Inventor： 木村 忠之
Applicant, Patent owner： ソニー株式会社
Agent (1)： 船橋 國則
Gazette classification：公開公報
Application number (International application number)：1996150544
Publication number (International publication number)：1997330980
Application date： Jun. 12, 1996
Publication date： Dec. 22, 1997
Summary：

【要約】【課題】 半導体基板とゲート電極とに通じる接続孔を層間絶縁膜に同時に形成する際、ゲート電極上の酸窒化シリコン膜をエッチングしようとすると、オーバエッチングが必要になるため、半導体基板やゲート電極が掘られてしまった。【解決手段】 半導体基板11上に形成したもので上面に上層膜16を備えたパターン18を覆う状態に層間絶縁膜21を形成した後、パターン18に通じる第1接続孔25と半導体基板11に通じる第2接続孔26とを層間絶縁膜21に同時に形成する工程を備えた接続孔の製造方法において、層間絶縁膜21を形成する前に、パターン18を覆う状態に上層膜16およびパターン18に対してエッチング選択性を有する平坦化膜20を形成した後、この平坦化膜20を上層膜16が露出するまでエッチバックし、その後、平坦化膜20をマスクにして上層膜16を除去することにより課題の解決を図る。

Claim (excerpt)：

半導体基板上に形成したもので上面に上層膜を備えたパターンを覆う状態に層間絶縁膜を形成した後、該パターンに通じる第1接続孔と該半導体基板に通じる第2接続孔とを前記層間絶縁膜に同時に形成する工程を備えた接続孔の製造方法において、前記層間絶縁膜を形成する前に、前記パターンを覆う状態に前記上層膜および該パターンに対してエッチング選択性を有する平坦化膜を形成した後、該平坦化膜を前記上層膜が露出するまでエッチバックする工程と、前記平坦化膜をマスクにして前記上層膜を除去する工程とを備えたことを特徴とする接続孔の製造方法。

IPC (4)：

H01L 21/768 ,  H01L 21/3065 ,  H01L 29/78 ,  H01L 21/336

FI (3)：

H01L 21/90 A ,  H01L 21/302 L ,  H01L 29/78 301 Y