Pat

J-GLOBAL ID：200903020043317365

半導体装置の製造方法

Inventor： 伊藤 睦禎
Applicant, Patent owner： ソニー株式会社
Agent (1)： 尾川 秀昭
Gazette classification：公開公報
Application number (International application number)：1992216330
Publication number (International publication number)：1994045336
Application date： Jul. 21, 1992
Publication date： Feb. 18, 1994
Summary：

【要約】【目的】 バンプ形成用バリアメタルの接着性、障壁性を高くしつつパターニングのためのエッチング時におけるサイドエッチング及び経年効果によるバリアメタルのエッチングを防止する。【構成】 電極パッド2が形成された基板の表面1上に多層構造のバリアメタル6を形成し、該バリアメタル6の障壁層、例えばチタン6bを選択的にウェットエッチングし、該障壁層6b上にバンプ5を形成し、その後、該バンプ5をマスクとしてバリアメタル6の接着層、例えばアルミニウム6aをドライエッチングする。

Claim (excerpt)：

半導体基板の電極パッドが形成された表面に、下層が接着層、上層が障壁層からなる多層構造のバリアメタルを形成する工程と、上記バリアメタル表面の各電極パッドの上方にあたる部分にエッチングマスク層を形成し、該マスク層をマスクとして上記バリアメタルの障壁層を選択的にウエットエッチングする工程と、上記各電極パッド上に残存した障壁層上にバンプを形成する工程と、上記バンプをマスクとして上記バリアメタルの接着層をドライエッチングする工程と、からなることを特徴とする半導体装置の製造方法