Pat

J-GLOBAL ID：200903020081707606

半導体レーザの製造方法

Inventor： 土井 健嗣 ,  遠藤 健司
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：2000041281
Publication number (International publication number)：2001230490
Application date： Feb. 18, 2000
Publication date： Aug. 24, 2001
Summary：

【要約】【課題】煩雑なプロセスを必要とせず容易に特性のよいZn拡散型ウィンドウ構造半導体レーザを高歩留まりで製造する。【解決手段】半導体基板上に活性層、コンタクト層を含むダブルヘテロ構造を作製する工程と、コンタクト層の光出射端面相当部のみを取り除く工程と、コンタクト層上に、ストライプ状にパターニングしたZnO膜、誘電体膜を形成する工程と、パターンニングされたZnO膜、誘電体膜をマスクとしてリッジ導波路を形成する工程と、パターンニングされたZnO膜、誘電体膜を選択成長マスクとして電流ブロック層を選択成長すると同時にZnを拡散させウィンドウ構造を作製する工程と、端面ウィンドウ部上に誘電体膜をパターンニングして端面電流非注入部を形成する工程とを含み、2回の結晶成長工程でZn拡散型ウィンドウ構造半導体レーザを作製する。

Claim (excerpt)：

第1導電型半導体基板上に第1導電型のクラッド層、活性層、第2導電型のクラッド層、前記第2導電型クラッド層よりもZnの拡散速度が遅い第2導電型の半導体層を少なくとも含むダブルヘテロ構造を結晶成長で作製する第1の結晶成長工程と、前記第2導電型半導体層の光出射端面相当部のみを一部もしくは全部取り除く工程と、前記ダブルヘテロ構造上全面にZnO膜、誘電体膜を順次形成する工程と、前記ZnO膜と誘電体膜をストライプ状にパターンニングする工程と、パターンニングされたZnO膜と誘電体膜をマスクとして前記ダブルヘテロ構造をエッチングしてリッジ導波路を形成する工程と、前記パターンニングされたZnO膜と誘電体膜を選択成長マスクとして電流ブロック層を選択成長すると同時にZnO膜のZnを拡散させウィンドウ構造を作製する第2の結晶成長工程とを少なくとも含むことを特徴とする半導体レーザの製造方法。

F-Term (11)：

5F073AA13 ,  5F073AA53 ,  5F073AA74 ,  5F073AA86 ,  5F073BA06 ,  5F073CA07 ,  5F073CA14 ,  5F073CA15 ,  5F073CB11 ,  5F073DA13 ,  5F073DA15