Pat

J-GLOBAL ID：200903020231532168

縦型MOS半導体素子の製造方法

Inventor： 了戒 洋一 ,  島袋 浩
Applicant, Patent owner： 富士電機株式会社
Agent (1)： 山口 巖
Gazette classification：公開公報
Application number (International application number)：1994221183
Publication number (International publication number)：1996088232
Application date： Sep. 16, 1994
Publication date： Apr. 02, 1996
Summary：

【要約】【目的】例えばn形の基板の表面層へのp領域の形成と、そのp領域の表面層のp+ 領域の形成と、チャネル領域を限定するn形ソース領域の形成とをセルフアライメントプロセスで行う。【構成】p領域およびp+ 領域の形成のための不純物導入をシリコン酸化膜と窒化膜の2層に共通に開けた開口部を通じて行い、ソース領域の形成のための不純物導入を下層の酸化膜のみを横方向にエッチングして広げた開口部を通じて行う。

Claim (excerpt)：

半導体基体の第一導電形半導体層の表面層に選択的に第一の第二導電形領域を形成し、その第一の第二導電形領域の表面層に選択的に第一の領域より不純物濃度の高い第二の第二導電形領域を形成し、その第一および第二の第二導電形領域の表面層に選択的に形成した第一導電形のソース領域と第一導電形層の露出部とにはさまれた部分の第二導電形の領域をチャネル領域としてその上にゲート絶縁膜を介してゲート電極を設ける縦型MOS半導体素子の製造方法において、第一導電形層の表面上に異なる材料からなる第一層、第二層を順次積層する工程と、第一、第二両層共通に開けた開口部から第一および第二の第二導電形領域を形成するための不純物をそれぞれ導入する工程と、前記開口部から実質的に第一層のみエッチングするエッチング液を用いて第二層の下で第一層を横方向にエッチングして前記両層の開口部より広い開口部を第一層に形成したのち第二層を除去し、ソース領域を形成するために不純物を第一層の開口部の一部分から導入する工程とを含むことを特徴とする縦型MOS半導体素子の製造方法。