Pat

J-GLOBAL ID：200903020261561960

半導体装置

Inventor： 小 野 昇太郎 ,  川 口 雄 介 ,  中 川 明 夫
Applicant, Patent owner： 株式会社東芝
Agent (5)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康
Gazette classification：公開公報
Application number (International application number)：2004184940
Publication number (International publication number)：2006012967
Application date： Jun. 23, 2004
Publication date： Jan. 12, 2006
Summary：

【課題】 オン抵抗を低減でき、リーク電流も抑制できる半導体装置。【解決手段】 半導体装置は、所定間隔を隔てて略平行に配置される複数のトレンチ1と、これらトレンチ1の内部に絶縁層2を介して形成される複数のソース3と、トレンチ1の上部に形成されるソース金属層4と、隣接するトレンチ1の間に形成されるn-半導体領域5と、トレンチ1の下部に形成されるn型ドリフト層6と、n型ドリフト層6の下部に形成されるn+基板7と、n+基板7の下面に形成されるドレイン金属層8とを備えている。トレンチ1内のソース3はp型ポリシリコンで形成されている。ソース3はソース金属層4と接触している。n-半導体領域5とソース金属層4とはショットキー接合されている。【選択図】 図1

Claim (excerpt)：

互いに所定間隔を隔てて略平行に延在され、それぞれポリシリコンが充填される複数のトレンチと、 前記複数のトレンチのうち一部の隣接トレンチ間に形成され、トレンチの延在方向に沿って交互に形成されるn+半導体領域およびp+半導体領域と、 前記複数のトレンチのうち他の一部の隣接トレンチ間に形成されるn-半導体領域と、 前記n-半導体領域の上面でショットキー接合される金属層と、を備えることを特徴とする半導体装置。

IPC (4)：

H01L 27/04 ,  H01L 29/78 ,  H01L 29/872 ,  H01L 29/47

FI (5)：

H01L29/78 657D ,  H01L29/78 652F ,  H01L29/78 652S ,  H01L29/78 653A ,  H01L29/48 F

F-Term (8)：

4M104BB01 ,  4M104BB40 ,  4M104CC03 ,  4M104FF31 ,  4M104GG03 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14

Patent cited by the Patent：

Cited by applicant (1)

• 米国特許公報6,351,018号公報