Pat

J-GLOBAL ID：200903020274526250

半導体装置の製造方法

Inventor： 蓮沼 正彦 ,  伊藤 祥代 ,  島村 慶三 ,  金子 尚史 ,  早坂 伸夫 ,  堤 純誠 ,  梶田 明広 ,  和田 純一 ,  岡野 晴雄
Applicant, Patent owner： 株式会社東芝
Agent (1)： 須山 佐一
Gazette classification：公開公報
Application number (International application number)：1995178053
Publication number (International publication number)：1996316233
Application date： Jun. 21, 1995
Publication date： Nov. 29, 1996
Summary：

【要約】 (修正有)【目的】 電極配線領域をなす溝、コンタクトホールに、導電膜をリフローさせて埋め込み配線を形成し、緻密で信頼性の高い配線を形成できる半導体装置の製造方法。【構成】 半導体基板に電極配線を形成する際に、電極配線を形成すべき領域に予め溝やコンタクトホールを形設した半導体基板面上に、Cu、Ag等を主体とする導電膜を成膜し酸化性ガスを供給しながら加熱処理し、導電膜のリフローによって溝とコンタクトホールを充填し、それ以外の導電膜を研磨により除去して電極配線を形成する。また加熱処理にあたり、酸化性ガスに加えて還元性ガスを供給し、局部的な酸化還元反応を用いて導電膜を流動および/またはリフローさせ、埋め込みを行う。

Claim (excerpt)：

半導体基板上に電極配線を形成する半導体装置の製造方法において、半導体基板上の電極配線を形成すべき領域に、溝およびコンタクトホールの少なくともいずれかを形設し、前記溝およびコンタクトホールの少なくともいずれかが形設された半導体基板上にCu,AgおよびAuの少なくとも1種を主体とする導電膜を成膜し、少なくとも酸化性ガスを供給しながら前記導電膜がリフローして前記溝および/またはコンタクトホールが充填されるように加熱処理し、および電極配線を形成すべき領域以外の導電膜を研磨により除去して電極配線を形成することを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/3205 ,  H01L 21/28 ,  H01L 21/31 ,  H01L 21/203

FI (5)：

H01L 21/88 B ,  H01L 21/28 L ,  H01L 21/31 B ,  H01L 21/203 S ,  H01L 21/88 M

Patent cited by the Patent：

Cited by applicant (1)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平5-015914   Applicant：株式会社東芝

Cited by examiner (1)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平5-015914   Applicant：株式会社東芝