Pat

J-GLOBAL ID：200903020377978826

薄膜トランジスタ及びその製造方法

Inventor： ヒョン・テ・キム ,  オン・ソク・ヤン
Applicant, Patent owner： エルジイ・セミコン・カンパニイ・リミテッド
Agent (1)： 山川 政樹
Gazette classification：公開公報
Application number (International application number)：1995237896
Publication number (International publication number)：1997064374
Application date： Aug. 24, 1995
Publication date： Mar. 07, 1997
Summary：

【要約】【課題】 TFT特性を向上させ、セルの占有面積を縮小することにより、高集積のSRAMセルに適するようにした薄膜トランジスタ及びその製造方法を提供する。【解決手段】 本発明の薄膜トランジスタは、半導体基板と、前記半導体基板上に形成された第1絶縁膜と、前記第1絶縁膜上に形成された第1導電層と、前記第1導電層上に順次形成された第2絶縁膜、第2導電層、及び第3絶縁膜と、これら第2絶縁膜、第2導電層、及び第3絶縁膜の内部に形成されたコンタクトホールと、前記コンタクトホールの側壁に形成されたゲート絶縁膜と、前記ゲート絶縁膜が覆われたコンタクトホール及び前記第3絶縁膜上に形成されて不純物イオンがドーピングされた第3導電層とから構成された。

Claim (excerpt)：

半導体基板と、前記半導体基板上に形成された第1絶縁膜と、前記第1絶縁膜上に形成された第1導電層と、前記第1導電層上に順次形成された第2絶縁膜、第2導電層、及び第3絶縁膜と、これら第2絶縁膜、第2導電層、及び第3絶縁膜に形成されたコンタクトホールと、前記コンタクトホールの側壁に形成されたゲート絶縁膜と、前記ゲート絶縁膜が覆われたコンタクトホール及び前記第3絶縁膜上に形成されて不純物イオンがドーピングされた第3導電層と、から構成された薄膜トランジスタ。

IPC (2)：

H01L 29/786 ,  H01L 21/336

FI (2)：

H01L 29/78 613 B ,  H01L 29/78 616 L

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭62-026866
  
• 特開昭55-008026
  
• 特開昭63-237576