Pat

J-GLOBAL ID：200903020389616440

半導体装置およびその製造方法

Inventor： 松岡 秀行 ,  木村 紳一郎
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 薄田 利幸
Gazette classification：公開公報
Application number (International application number)：1993038412
Publication number (International publication number)：1994252417
Application date： Feb. 26, 1993
Publication date： Sep. 09, 1994
Summary：

【要約】【目的】極めて微細なチャネルと新しい伝導特性を有し、室温で用い得るSi-LSIの中に組み込むのに好適な半導体装置およびその製造方法を提供する。【構成】微細な間隙をそれぞれ有する複数の第1および第2のゲート電極を互いに交差させ、両者の間に絶縁膜を介在させる。上記第2のゲート電極上に絶縁膜を介して第3のゲート電極を設け、上記第1および第2のゲート電極がそれぞれ有する上記間隙が互いに交差する部分を介してゲート絶縁膜と接触させ、その下をチャネル領域とする。【効果】多量生産用のリソグラフィ技術を用いて、クーロン遮蔽に基づく単一電子トランジスタを構成することができ、高集積、低消費電力が実現されるとともに、新規な特性を有する半導体装置が形成される。

Claim (excerpt)：

第1導電型を有する半導体基板と、当該半導体基板の表面領域内に所定の間隔を介して互いに離間して形成された上記第1導電型とは逆の第2導電型を有するソース領域およびドレイン領域と、当該ソース領域およびドレイン領域の間の上記半導体基板の表面上に形成されたゲート絶縁膜と、当該ゲート絶縁膜上に第1の間隙を介して互いに対向して形成された複数の第1のゲート電極と、当該第1のゲート電極の上面および側面を覆う第1の絶縁膜と、上記第1ゲート電極の上面上に上記第1の絶縁膜を介して、上記第1のゲート電極とほぼ直交し、第2の間隙を介して互いに対向して形成された複数の第2のゲート電極と、当該第2のゲート電極の上面および側面を覆う第2の絶縁膜と、当該第2の絶縁膜上に形成され、上記第1および第2の間隙が交差する部分を介して上記ゲート絶縁膜の上面に接する第3のゲート電極を、少なくとも具備したことを特徴とする半導体装置。

IPC (3)：

H01L 29/804 ,  H01L 27/108 ,  H01L 29/784

FI (3)：

H01L 29/80 A ,  H01L 27/10 351 ,  H01L 29/78 301 G