Pat

J-GLOBAL ID：200903020431842145

半導体装置の製造方法

Inventor： 玉川 秋雄
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992119456
Publication number (International publication number)：1993315561
Application date： May. 13, 1992
Publication date： Nov. 26, 1993
Summary：

【要約】【目的】低圧、高圧CMOSトランジスタの製造工程数を減らす。【構成】ポリシリコンからなるゲート電極6を形成した後に、高圧Nchトランジスタ領域22と低圧Pchトランジスタ領域21へリンをイオン注入する工程と、高圧Pchトランジスタ領域23と低圧Nchトランジスタ領域20へボロンをイオン注入する工程と、押込みを行う工程とを含み、低圧トランジスタのしきい値電圧制御と高圧トランジスタの電界緩和用低濃度領域の形成を前記イオン注入工程と、押込み工程で行う。

Claim (excerpt)：

一導電型半導体基板上の低圧Pチャネルトランジスタ用およびNチャネルトランジスタ用のCMOSトランジスタ領域と高圧Pチャネルトランジスタ用およびNチャネルトランジスタ用のCMOSトランジスタ領域に逆導電型ウエルとフィールド絶縁膜とゲート絶縁膜とを順次形成する工程と、前記高圧NチャネルMOSトランジスタ領域および高圧PチャネルMOSトラジスタ領域の前記半導体基板にしきい値電圧制御用の不純物を順次イオン注入する工程と、前記ゲート絶縁膜上にポリシリコン膜からなるゲート電極を形成したのち前記低圧NチャネルMOSトランジスタ領域および前記高圧PチャネルMOSトランジスタ領域の前記半導体基板にボロンを同時にイオン注入する工程と、前記低圧PチャネルMOSトランジスタ領域および前記高圧NチャネルMOSトランジスタ領域の前記半導体基板にリンを同時にイオン注入したのち熱処理し、前記低圧CMOSトランジスタ領域にしきい値電圧制御領域をそして前記高圧CMOSトランジスタ領域に電界緩和用低濃度領域を形成する工程とを含むことを特徴とする半導体装置の製造方法。

FI (2)：

H01L 27/08 321 N ,  H01L 27/08 321 D

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭61-174667
  
• 特開昭62-217666