Pat

J-GLOBAL ID：200903020504022346

絶縁ゲート型電界効果トランジスタ

Inventor： 金 逸中 ,  松本 聡 ,  酒井 達郎 ,  谷内 利明
Applicant, Patent owner： 日本電信電話株式会社
Agent (1)： 山川 政樹
Gazette classification：公開公報
Application number (International application number)：1994017745
Publication number (International publication number)：1995211911
Application date： Jan. 19, 1994
Publication date： Aug. 11, 1995
Summary：

【要約】【目的】 電界効果トランジスタのチャネル領域に対するドレイン電位の影響を防ぎながら、SOI構造の基板の埋め込み絶縁膜下に形成される空乏層を広げて出力容量の低減を図れるようにすることを目的とする。【構成】 半導体基板1にソース領域5と同じ導電形であるn型を用いるので、基本的にドレイン電位分布のチャネル領域7への侵入を防ぐことができる。そして、埋め込み絶縁膜2に接して半導体基板1内のドレイン側に、半導体基板1の導電形とは異なる導電形であるp型からなる高抵抗半導体領域4を形成することによって、半導体基板1内のこの領域に空乏層を十分広げて出力容量の低減を図ることができる。

Claim (excerpt)：

第1導電形の半導体基板上に形成された埋め込み絶縁膜と、この埋め込み絶縁膜上に形成された半導体活性層と、この半導体活性層上にゲート絶縁膜を介して形成されたゲート電極と、このゲート電極下の前記半導体活性層に形成された第2導電形のチャネル領域と、このチャネル領域と接するように前記半導体活性層に形成された第1導電形のソース領域と、前記チャネル領域と接するように前記半導体活性層に形成された第1導電形のオフセット領域と、このオフセット領域の前記チャネル領域とは反対側に前記オフセット領域と接するように前記半導体活性層に形成された第1導電形のドレイン領域とを備えた絶縁ゲート型電界効果トランジスタにおいて、前記半導体基板の前記オフセット領域下の所定の境界からドレイン領域側の領域に前記埋め込み絶縁膜と接するように第2導電形の半導体領域が形成されていることを特徴とする絶縁ゲート型電界効果トランジスタ。