Pat

J-GLOBAL ID：200903020518355909

半導体装置

Inventor： 加藤 義彦
Applicant, Patent owner： セイコーエプソン株式会社
Agent (1)： 鈴木 喜三郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996073727
Publication number (International publication number)：1997266253
Application date： Mar. 28, 1996
Publication date： Oct. 07, 1997
Summary：

【要約】【課題】アンチヒューズを用いた不揮発性半導体記憶装置において、接続孔の下地段差形状により引き起こされる書き込み電圧のばらつきを低減し、書き込み電圧の低い部分の高抵抗薄膜層の書き込み前状態の信頼性を向上させた半導体装置を提供することである。【解決手段】少なくとも基板上に設けられた絶縁体層、前記絶縁体層上の下部金属配線、前記下部金属配線と上部金属配線間を絶縁する絶縁層、等方性エッチングより形成した上部、下部金属配線間を接続する接続孔、接続孔内に形成した高抵抗a-Si層、前記上部金属配線からなる半導体装置。接続孔を等方性エッチングで形成することにより、接続孔底部の接続部分を極小化し、高抵抗a-Si層への書き込み部分を限定することで前記目的を達成するものである。

Claim (excerpt)：

少なくとも基板上に設けられた絶縁体層、前記絶縁体層上の下部金属配線、前記下部金属配線と上部金属配線間を絶縁する絶縁層、等方性エッチングより形成した上部、下部金属配線間を接続する接続孔、接続孔内に形成した高抵抗薄膜層、前記上部金属配線からなることを特徴とした半導体装置。

IPC (4)：

H01L 21/82 ,  H01L 21/306 ,  H01L 21/768 ,  H01L 27/10 431

FI (4)：

H01L 21/82 F ,  H01L 27/10 431 ,  H01L 21/306 S ,  H01L 21/90 A