Pat

J-GLOBAL ID：200903020537664360

半導体装置及びその製造方法

Inventor： キース マイケル ハッチングス ,  アンドリュー レオナード グッドイヤー
Applicant, Patent owner： フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Agent (1)： 杉村 暁秀 (外5名)
Gazette classification：公開公報
Application number (International application number)：1993191259
Publication number (International publication number)：1994169088
Application date： Aug. 02, 1993
Publication date： Jun. 14, 1994
Summary：

【要約】【構成】 バーチカル絶縁ゲート電界効果装置2を具えた半導体装置1である。一主表面5に隣接する一導電型の第1領域4を有する半導体本体3を具え、該半導体本体に、第1領域4内に形成された反対導電型の第2領域6及びこの第2領域と一主表面に達する整流接合8を形成する第3領域7を設ける。一主表面から第1領域内まで延在する凹部9を第2及び第3領域に隣接するよう形成し、この凹部内に、第1及び第3領域間の第2領域の導通チャネル領域61の導通を制御する絶縁ゲート10を設ける。更に、凹部から遠く離れた第2領域の部分6bと整流接合を形成する第4領域11を設ける。この整流接合が装置の少なくとも一動作モードにおいて逆バイアスされ、且つ所定の降伏電圧を有し、臨界電圧以上の印加電圧時に装置を凹部から遠く離れたこの整流接合の近くで降伏せしめる。【効果】 アバランシ降伏が凹部近くで生ずることが避けられる。第4領域は浅い領域とすることができ、精密に形成することができる。

Claim (excerpt)：

バーチカル絶縁ゲート電界効果装置を具えた半導体装置であって、一主表面に隣接する一導電型の第1半導体領域を有する半導体本体と、一主表面に隣接するこの第1領域内に形成された反対導電型の第2半導体領域と、この第2領域と一主表面に達する整流接合を形成する第3領域と、一主表面から第1領域内まで延在し第2及び第3領域に隣接する凹部と、この凹部内に形成され、この凹部に隣接する第2領域の比較的低ドープの第1部分で形成される第1及び第3領域間の導通チャネル領域の導通を制御する絶縁ゲートと、前記凹部から遠く離れた第2領域の比較的高ドープの第2部分と整流接合を形成する第4領域とを具え、この整流接合が装置の少なくとも一つの動作モードにおいて逆バイアスされ、且つこの整流接合が臨界電圧以上の印加電圧時に装置を前記凹部から遠く離れたこの整流接合の近くで降伏せしめる所定の降伏電圧を有していることを特徴とする半導体装置。

IPC (2)：

H01L 29/784 ,  H01L 21/336

FI (2)：

H01L 29/78 321 S ,  H01L 29/78 321 P