Pat

J-GLOBAL ID：200903020552884880

薄膜トランジスタの製造方法

Inventor： 福田 加一
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1992234616
Publication number (International publication number)：1994085257
Application date： Sep. 02, 1992
Publication date： Mar. 25, 1994
Summary：

【要約】【目的】この発明の目的は、エッチング液、ゲート絶縁膜等の材質に制限を加えることなく、容易にチャネル保護をテーパー加工することのできる薄膜トランジスタの製造方法を提供することをにある。【構成】シリコンを主成分とし、希フッ酸溶液によるエッチング速度が、最も速い膜と遅い膜とで約1.5倍以上に異なる複数の絶縁膜を、上層が下層よりもエッチング速度が速くなる順序で半導体活性層上に積層して積層膜を形成する。そして、この積層膜にレジストを形成した後、積層膜を希フッ酸溶液により所定の形状にエッチングする。その後、レジストを剥離し、エッチング速度が速い上層部の少なくとも一部をエッチング除去してチャネル保護膜を形成する。

Claim (excerpt)：

半導体活性層とソース・ドレイン電極層との間にチャネル保護膜を有する薄膜トランジスタの製造方法において、シリコンを主成分とし、希フッ酸溶液によるエッチング速度が、最も速い膜と遅い膜とで約1.5倍以上に異なる複数の絶縁膜を、上層が下層よりもエッチング速度が速くなる順序で上記半導体活性層上に積層して積層膜を形成する工程と、上記積層膜上にレジストを形成した後、積層膜を希フッ酸溶液により積層膜の下層部がテーパ-状となるようにエッチングする工程と、上記レジストを除去した後、上記積層膜のエッチング速度が速い上層部の絶縁膜の少なくとも一部をエッチング除去してチャネル保護膜を形成する工程と、を備えていることを特徴とする薄膜トランジスタの製造方法。

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭62-235784
  
• 特開平2-001947
  
• 特開平2-224336