Pat

J-GLOBAL ID：200903020917582692

クロックドインバータ回路

Inventor： 浅田 秀樹
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 岩佐 義幸
Gazette classification：公開公報
Application number (International application number)：1992053995
Publication number (International publication number)：1993259891
Application date： Mar. 13, 1992
Publication date： Oct. 08, 1993
Summary：

【要約】【目的】 液晶ディスプレイ、密着型イメージセンサ等の周辺駆動回路に用いられるクロックドインバータ回路の高耐圧化を目的とする。【構成】 互いに逆層の関係にある2個のクロック信号で出力のタイミングが制御されるクロックドCMOSインバータ回路において、ドレイン電極が出力信号線に接続されたN型MOSトランジスタを、オフセットゲート構造のMOSトランジスタか、またはライトリー・ドープト・ドレイン(LDD)構造のMOSトランジスタとする。

Claim (excerpt)：

ゲート電極が入力信号線に接続され、かつソース電極が電源線に接続された第1のP型MOSトランジスタと、ゲート電極が第1のクロック信号線に接続され、かつソース電極が前記第1のP型MOSトランジスタのドレイン電極に接続され、かつドレイン電極が出力信号線に接続された第2のP型MOSトランジスタと、ゲート電極が前記入力信号線に接続され、かつソース電極が接地線に接続された第1のN型MOSトランジスタと、ゲート電極が前記第1のクロック信号線と逆相の関係にある第2のクロック信号線に接続され、かつソース電極が前記第1のN型MOSトランジスタのドレイン電極に接続され、かつドレイン電極が前記出力信号線に接続された第2のN型MOSトランジスタとで構成されたクロックドインバータ回路において、前記第2のN型MOSトランジスタが、オフセットゲート構造のMOSトランジスタか、またはライトリー・ドープト・ドレイン構造のMOSトランジスタであることを特徴とするクロックドインバータ回路。

IPC (5)：

H03K 19/0948 ,  G02F 1/133 550 ,  G09G 3/36 ,  H01L 27/12 ,  H01L 29/784

FI (2)：

H03K 19/094 B ,  H01L 29/78 311 C