Pat

J-GLOBAL ID：200903020938460945

半導体装置及びその製造方法

Inventor： 村上 英一 ,  中村 信夫
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1992330193
Publication number (International publication number)：1994177375
Application date： Dec. 10, 1992
Publication date： Jun. 24, 1994
Summary：

【要約】【目的】 高速、高集積、低消費電力のLSIに好適なFET及びその製造方法を提供すること。【構成】 Si/SiGeヘテロ構造nチャネルMOSFETにおいて、Si層、SiGe層の一部をそれぞれp型、n型にドーピングし、寄生チャネルの抑制およびしきい値電圧制御を行う。【効果】 寄生チャネルが抑制され、高移動度のチャネルを用いた高速動作が可能となる。

Claim (excerpt)：

Si1-XsGeXs(0.25≦Xs≦0.35)基板、または、Si基板上に形成したSi1-XsGeXs層上に、Si1-XGeX(0.45≦X≦0.55)層及びSi層を有し、このSi/Si1-XGeXヘテロ界面のSi側をnチャネルとした構造の電界効果トランジスタにおいて、Si1-XGeX層の一部をn型層、Si層の一部をp型層とすることを特徴とする電界効果トランジスタ。

IPC (2)：

H01L 29/784 ,  H01L 27/092

FI (2)：

H01L 29/78 301 H ,  H01L 27/08 321 C