Pat
J-GLOBAL ID：200903021025407965
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
岡本 啓三
Gazette classification：公開公報
Application number (International application number)：1995316889
Publication number (International publication number)：1997162390
Application date： Dec. 05, 1995
Publication date： Jun. 20, 1997
Summary：
【要約】【課題】短チャネル効果を抑制した絶縁ゲート型電界効果トランジスタの製造方法に関し、短チャネル効果を抑制しつつ、デバイスの微細化、ゲート長の短縮化を図る。【解決手段】半導体基板31上に開口を有するマスク33を形成する工程と、開口を通して半導体基板31を熱酸化し、半導体基板31上に第1のゲート絶縁膜35を形成する工程と、開口の側壁に第1の導電膜36aを形成する工程と、開口33bの側壁に第1の導電膜36aを被覆して耐酸化性膜37aを形成する工程と、耐酸化性膜37aをマスクとして半導体基板31を熱酸化して第1のゲート絶縁膜35a上に第2のゲート絶縁膜35bを形成する工程と、開口33c内の第1及び第2のゲート絶縁膜35a,35b上に第2の導電膜38aを形成して、第1及び第2の導電膜36a,38aを含むゲート電極を形成する工程とを有する。
Claim (excerpt)：
半導体基板上であってゲート電極を形成すべき領域に開口を有するマスクを形成する工程と、前記開口を通して前記半導体基板を熱酸化し、前記半導体基板上に第1のゲート絶縁膜を形成する工程と、前記開口を被覆して第1の導電膜を形成した後、前記第1の導電膜を異方性エッチングして前記開口の側壁に前記第1の導電膜を残す工程と、前記マスク上及び前記開口内に耐酸化性膜を形成した後、異方性エッチングし、前記側壁の第1の導電膜を被覆して前記耐酸化性膜を残す工程と、前記耐酸化性膜をマスクとして前記半導体基板を熱酸化して前記第1のゲート絶縁膜上に第2のゲート絶縁膜を形成する工程と、前記耐酸化性膜を除去した後、前記開口内の第1及び第2のゲート絶縁膜上に第2の導電膜を形成して、前記第1及び第2の導電膜を含むゲート電極を形成する工程とを有する半導体装置の製造方法。
IPC (2)：
FI (3)：
H01L 29/78 301 G
, H01L 29/78 301 L
, H01L 29/78 301 P
