Pat
J-GLOBAL ID：200903021094657434
不揮発性記憶装置およびその駆動方法
Inventor：
Applicant, Patent owner：
Agent (1)：
稲岡 耕作 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992272086
Publication number (International publication number)：1994125065
Application date： Oct. 09, 1992
Publication date： May. 06, 1994
Summary：
【要約】【目的】 書換回数を向上させるとともに、消費電力を低くできる不揮発性記憶装置を提供する。【構成】 フィールド酸化膜30のソース領域側端面を、オフセット領域上を完全に通過させてソース領域23まで延設するレイアウトをもって、シリコン基板20上に、メモリトランジスタ21A,21B,21C,21Dを仮想グランドアレイ状に配列形成した。行方向に配列形成されたメモリトランジスタ21A,21Bおよび21C,21Dのゲート電極26に、ワードラインWL1,WL2を、ソース領域23とドレイン領域24との共有部を含む、列方向に配列形成されたメモリトランジスタ21A,21Cおよび21B,21Dのソース領域23およびドレイン領域24に、ビットラインBL1,BL2,BL3をそれぞれ接続した。
Claim (excerpt)：
チャネル領域ならびに、そのチャネル領域を挟んでソース領域およびドレイン領域が形成された半導体基板と、該半導体基板上の、ソース領域と隣接する予め定める領域を除くチャネル領域上に形成されたゲート絶縁膜と、前記予め定める領域を除くチャネル領域上に、ゲート絶縁膜を介して設けられたゲート電極とを備え、ゲート絶縁膜またはゲート電極にいずれか一方に電荷を蓄積することで情報の記憶を行う不揮発性記憶素子を有し、前記不揮発性記憶素子は、同一の半導体基板上に、行方向に隣接する不揮発性記憶素子のソース領域とドレイン領域とを共有させるかたちで、マトリクス状に配列形成され、行方向に配列形成された不揮発性記憶素子のゲート電極に、ワードラインがそれぞれ接続され、前記ソース領域とドレイン領域との共有部を含む、列方向に配列形成された不揮発性記憶素子のソース領域およびドレイン領域に、ワードラインに対して絶縁状態でビットラインがそれぞれ接続され、列方向に配列形成された不揮発性記憶素子同士が、当該不揮発性記憶素子のゲート電極間にフィールド酸化膜を介在させることによって、素子分離されており、前記フィールド酸化膜のソース領域側端面は、前記予め定める領域上を完全に通過させてソース領域まで延設されていることを特徴とする不揮発性記憶装置。
IPC (4)：
H01L 27/115
, G11C 16/02
, H01L 29/788
, H01L 29/792
H01L 27/10 434
, G11C 17/00 307 E
, H01L 29/78 371
