Pat

J-GLOBAL ID：200903021097274072

半導体論理回路装置

Inventor： 奥 節也
Applicant, Patent owner： 関西日本電気株式会社
Agent (1)： 工藤 一郎
Gazette classification：公開公報
Application number (International application number)：1997231148
Publication number (International publication number)：1999074360
Application date： Aug. 27, 1997
Publication date： Mar. 16, 1999
Summary：

【要約】【課題】RAMを利用したFPGAでは、論理回路情報の転送時間が長いことが問題であり、EEPROMを利用したFPGAでは、論理回路情報の消去及び書込み時間(=転送時間)がかかることが問題である。【解決手段】上記課題を解決するために、複数の論理回路12、13と記憶回路10、11を設け、動作中の論理回路12、13以外の記憶回路10、11に論理回路情報を転送し、転送が完了した後に動作中の論理回路12、13と切り替えることで、動作上転送時間が存在しないようにFPGAを機能させる。

Claim (excerpt)：

論理回路選択部と、書き込み可能な記憶素子からなる記憶回路を接続した複数個の論理回路と、専用の記憶回路を有する入出力回路部と、回路情報制御部とを具備してなり、前記入出力回路部又は/及び前記複数の論理回路の一つが、あらかじめ指定された特定の論理条件に合致したことを起因として、前記論理回路選択部を操作し、前記複数の論理回路のうち他の一つと切り替え、時間経過によって複数の入出力論理で動作させることが可能な半導体論理回路装置。

IPC (3)：

H01L 21/82 ,  G11C 16/02 ,  H03K 19/177

FI (3)：

H01L 21/82 A ,  H03K 19/177 ,  G11C 17/00 601 T

Patent cited by the Patent：

Cited by examiner (1)

• FPGA装置
  Gazette classification：公開公報   Application number：特願平8-332513   Applicant：株式会社ピーエフユー