Pat
J-GLOBAL ID：200903021115575174
GaN系HEMTのシミュレーション装置
Inventor：
Applicant, Patent owner：
Agent (1)：
外川 英明
Gazette classification：公開公報
Application number (International application number)：2001077644
Publication number (International publication number)：2002280571
Application date： Mar. 19, 2001
Publication date： Sep. 27, 2002
Summary：
【要約】【課題】 従来の等価回路モデルでは、GaN系HEMTのDC測定による真性トランスコンダクタンスとRF測定による真性トランスコンダクタンスの差、及びその原因となる物理的な要素との関連を明らかにすることができず、素子特性の解析やデバイス構造の最適化に応用するシュミレーションを効率良く実行できない問題があった。【解決手段】 化合物半導体FETの等価回路モデルにおけるドレイン・ノード側に、第1の容量Cdr及び第2の抵抗Rdrの並列回路を設け、ソース・ノード側に、第2の容量Csr及び第4の抵抗Rsrの並列回路を設けたGaN系HEMTの等価回路モデルを組み込んだシミュレーション装置。
Claim (excerpt)：
GaN系HEMTのドレイン電極に相当するドレイン・ノードと、前記GaN系HEMTのソース電極に相当するソース・ノードと、前記GaN系HEMTのゲート電極に相当するゲート・ノードと、前記GaN系HEMTのドレイン電流に相当する第1の電流源と、前記ドレイン・ノードと前記第1の電流源との間に直列に接続された第1のインダクタンス、第1の容量、及び第1の抵抗と、前記第1の容量に並列に接続された第2の抵抗と、前記ソース・ノードと前記第1の電流源との間に直列に接続された第2のインダクタンス、第2の容量、及び第3の抵抗と、前記第2の容量に並列に接続された第4の抵抗と、前記ゲート・ノードに接続された第3のインダクタンス、及び第5の抵抗を含む直列接続と、前記第3のインダクタンス、及び第5の抵抗の直列接続と前記第1の電流源のドレイン端との間に接続された前記GaN系HEMTのゲート・ドレイン間電流に相当する第2の電流源と、前記第2の電流源に並列に接続された第3の容量と、前記第3のインダクタンス、及び第5の抵抗の直列接続と前記第1の電流源のソース端との間に接続された前記GaN系HEMTのゲート・ソース間電流に相当する第3の電流源と、前記第3の電流源に並列に接続された第4の容量及び第6の抵抗を含む直列接続と、前記第1の電流源に並列に接続された第5の容量と、前記第1の電流源に並列に接続された第6の容量及び第7の抵抗含む直列接続とを有する前記GaN系HEMTの等価回路モデルを組み込んだシミュレーション装置。
IPC (2)：
FI (2)：
H01L 29/00
, H01L 29/80 Z
5F102FA00
, 5F102FA09
, 5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GJ02
, 5F102GJ10
, 5F102GK04
, 5F102GL04
, 5F102GM04
, 5F102GM08
, 5F102GN04
, 5F102GQ01
