Pat
J-GLOBAL ID：200903021135461655

表示装置および表示方法

Inventor：
沼尾 孝次

About 沼尾 孝次


Applicant, Patent owner：
シャープ株式会社

About シャープ株式会社


Agent (1)： 原 謙三
Gazette classification：公開公報
Application number (International application number)：2002081833
Publication number (International publication number)：2003208126
Application date： Mar. 22, 2002
Publication date： Jul. 25, 2003
Summary：
【要約】【課題】 時間分割階調を行う表示装置において、走査を1ライン毎に行う容易な制御方法により、各ビットの表示期間の通算と各ビットの重みの比率とを厳密に一致させる。【解決手段】 TFTQ1によって取込まれた信号レベルを保持するコンデンサC1と、コンデンサC1に関連して、TFTQ1によって取込まれた信号レベルを保持する画素メモリR1,R2と、その画素メモリR1,R2に個別的に対応するTFTQ10と、TFTQ10を選択駆動するビット選択線Sa,Sbとを備えており、走査信号線Gが選択状態で、TFTQ1を介してコンデンサC1に表示信号レベルが設定されるとともに、TFTQ10が選択駆動されて画素メモリR1,R2にその表示信号レベルが設定され、走査信号線Gが非選択状態でTFTQ10が選択駆動されて画素メモリR1,R2からの表示信号レベルに切換えられる。
Claim (excerpt)：
相互に交差する複数の第1および第2の信号線で区画された各領域に電気光学素子を備え、その電気光学素子が、それぞれ対応する第1のアクティブ素子によって、前記第1の信号線で選択されている間に、第2の信号線に出力される信号レベルに対応した表示を行うように駆動される表示装置において、前記電気光学素子に対応して配置される1または複数の第2のアクティブ素子と、前記第2のアクティブ素子によって取込まれた信号レベルを保持する画素メモリと、前記第1のアクティブ素子によって取込まれた信号レベルを保持する電位保持手段と、前記第2のアクティブ素子を選択駆動するビット選択線とを備えており、前記第1の信号線が選択状態で、第1のアクティブ素子を介して前記電位保持手段に表示信号レベルが設定されるとともに、前記第2のアクティブ素子が選択駆動されることで前記画素メモリにもその表示信号レベルが設定され、前記第1の信号線の非選択状態で、前記第2のアクティブ素子が選択駆動されて、前記電気光学素子の表示信号レベルが前記画素メモリに対応した表示信号レベルに切換えられることを特徴とする表示装置。
IPC (6)：
G09G 3/30 ,  G09G 3/20 621 ,  G09G 3/20 ,  G09G 3/20 624 ,  G09G 3/20 641 ,  H05B 33/14
FI (7)：
G09G 3/30 J ,  G09G 3/30 K ,  G09G 3/20 621 A ,  G09G 3/20 621 M ,  G09G 3/20 624 B ,  G09G 3/20 641 E ,  H05B 33/14 A
F-Term (19)：
3K007AB17 ,  3K007DB03 ,  3K007GA00 ,  5C080AA06 ,  5C080AA08 ,  5C080BB05 ,  5C080DD03 ,  5C080DD05 ,  5C080DD08 ,  5C080DD13 ,  5C080EE17 ,  5C080EE29 ,  5C080FF03 ,  5C080FF11 ,  5C080GG12 ,  5C080HH09 ,  5C080HH17 ,  5C080JJ03 ,  5C080JJ04
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM