Pat

J-GLOBAL ID：200903021141246898

半導体装置の製造方法

Inventor： 土居 司 ,  森 由紀子
Applicant, Patent owner： シャープ株式会社
Agent (1)： 青山 葆 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992012820
Publication number (International publication number)：1993206109
Application date： Jan. 28, 1992
Publication date： Aug. 13, 1993
Summary：

【要約】【目的】 シリコン酸化膜上に、TEOS-O3系常圧CVD法により層間絶縁膜を形成する場合に、表面モフォロジを改善する。【構成】 シリコン酸化膜2,2a,4,5上に、シリコン窒化膜6を形成した後、TEOS-O3系常圧CVD法により層間絶縁膜7を形成する。または、シリコン酸化膜2,2a,4,5の表面を窒化した後、TEOS-O3系常圧CVD法により層間絶縁膜7を形成する。

Claim (excerpt)：

半導体基板を覆うシリコン酸化膜上に、TEOS-O3系常圧CVD法により層間絶縁膜を形成する半導体装置の製造方法において、上記層間絶縁膜を形成する前に、上記シリコン酸化膜上にシリコン窒化膜を形成することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/316 ,  H01L 21/90