Pat

J-GLOBAL ID：200903021150264289

後続のCMOS酸化処理工程の期間中浅いトレンチ分離体の中で酸化物成長を排除する方法

Inventor： サニル ブイ.ハッタンガディ ,  ダグラス ティ.グライダー ,  スタントン ピー.アシュバーン
Applicant, Patent owner： テキサス インスツルメンツ インコーポレイテツド
Agent (1)： 浅村 皓 (外3名)
Gazette classification：公開公報
Application number (International application number)：1999300699
Publication number (International publication number)：2000133702
Application date： Oct. 22, 1999
Publication date： May. 12, 2000
Summary：

【要約】【課題】 後での酸化処理工程に耐えかつストレス誘起損傷のない浅いトレンチ分離体を半導体デバイスの中に作成する方法およびその方法により得られる構造体を提供する。【解決手段】 トレンチ116がエッチングされた後、トレンチ116の側壁の上にライナ酸化物110が作成される。次に、窒素を含有する雰囲気の中で焼鈍しが実行され、それによりライナ110/シリコン104の界面に窒素102が導入される。その後、トレンチ116が充填される。窒素102により、界面に後の処理工程段階の期間中にわたって酸化に対する抵抗力が得られる。

Claim (excerpt)：

半導体ボディの中にトレンチをエッチングする段階と、前記トレンチの表面上にライナを作成する段階と、前記ライナと前記半導体ボディとの間の界面に窒素を取り込むために窒素を含有する雰囲気の中で前記ライナを焼鈍しする段階と、前記浅いトレンチを誘電体材料で充填する段階と、を有する集積回路を製造する方法。

IPC (2)：

H01L 21/76 ,  H01L 27/08 331

FI (2)：

H01L 21/76 N ,  H01L 27/08 331 A