Pat
J-GLOBAL ID：200903021166296113
薄膜EL素子の製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
橋爪 良彦
Gazette classification：公開公報
Application number (International application number)：1993032621
Publication number (International publication number)：1994223971
Application date： Jan. 28, 1993
Publication date： Aug. 12, 1994
Summary：
【要約】【目的】 少なくとも一方の透明電極に接して補助電極を設ける薄膜EL素子の製造工程において、透明電極の蒸着、パターニングと補助電極の蒸着、パターニングとが交互に配置され、工程が煩雑であるので、これを簡略化する。【構成】 電極を形成する手順として、真空槽内でガラス基板上に透明電極をほぼ全面に蒸着した後、補助電極蒸着位置に搬送し、前記透明電極の上に補助電極を蒸着する。次に前記ガラス基板を大気に戻し、補助電極のフォトリソグラフを行い、引き続き透明電極のフォトリソグラフを行う。このように透明電極と補助電極とを連続して蒸着すると、透明電極上にリソグラフによる汚染のない状態で補助電極が成膜され、透明電極と補助電極との密着性が良い。また、透明電極と補助電極とを続けて蒸着し、次に補助電極と透明電極のパターニングを連続して行うことにより、薄膜EL素子の製造時間を大幅に短縮することができる。
Claim (excerpt)：
絶縁耐熱性基板上に第1の電極、第1の絶縁層、発光層、第2の絶縁層、第2の電極を順次積層し、少なくとも一方の電極に補助電極を設けてなる薄膜EL素子の製造方法であって、電極および補助電極を形成する手段として、(1)電極をほぼ全面に成膜する(2)前記電極の上に補助電極となる薄膜を成膜する(3)補助電極をパターニングするレジストを形成する(4)補助電極膜のみをエッチングする(5)レジストを除去し、電極をパターニングするレジストを形成する(6)電極をエッチングする(7)レジストを除去する工程順序であることを特徴とする薄膜EL素子の製造方法。
IPC (2)：
Return to Previous Page
