電力用半導体装置

Inventor： , , ,
Applicant, Patent owner：
Agent (1)：鈴江武彦
Gazette classification：公開公報
Application number (International application number)：1996057641
Publication number (International publication number)：1997008301
Application date： Mar. 14, 1996
Publication date： Jan. 10, 1997
Summary：

【要約】【課題】導通損失の少ない埋め込み絶縁ゲート構造を有する電力用半導体素子を提供する。【解決手段】高抵抗のn型ベース層1の裏面に低抵抗のp型エミッタ層2が形成される。n型ベース層1の表面内にはp型ベース層3が形成される。p型ベース層3及びn型ベース層1内には、p型ベース層3を貫通し、n型ベース層1の途中まで達する深さの複数のトレンチ17が形成される。トレンチ17の間に、半導体からなるトレンチ間領域10が規定される。p型ベース層3の表面内にはトレンチ17の上部に接する低抵抗のn型エミッタ層4が形成される。トレンチ17内にはゲート絶縁膜6を介してゲート電極5が埋め込み形成される。ゲート電極5に対面するトレンチ間領域10の側面は{100}面からなる。

Claim (excerpt)：

第1導電型エミッタ層と、前記第1導電型エミッタ層上に形成され、装置のオン状態において導電変調を起こす第2導電型ベース層と、前記第2導電型ベース層の表面内に形成された第1導電型ベース層と、前記第1導電型ベース層を貫通し且つ前記第2導電型ベース層の途中の深さまで到達し、複数の電流通路を規定するように形成された複数のトレンチと、各電流通路に対面するようにトレンチ内にゲート絶縁膜を介して埋め込み形成されたゲート電極と、各電流通路内で且つ前記第1導電型ベース層の表面内に形成された第2導電型エミッタ層と、前記第2導電型エミッタ層及び前記第1導電型ベース層に接続された第1主電極と、前記第1導電型エミッタ層に接続された第2主電極と、を具備し、前記ゲート電極に対面する前記電流通路の側面が実質的に{100}面からなり、装置のオン状態において、前記電流通路の前記側面内で且つ前記第2導電型ベース層内に第2導電型キャリアの蓄積層が形成され、前記蓄積層を通して、前記トレンチより下の前記第2導電型ベース層内の領域へ前記第2導電型キャリアが注入されることを特徴とする電力用半導体装置。

FI (2)：

H01L 29/78 655 D , H01L 29/78 653 C

Patent cited by the Patent：

Cited by examiner (7)

特開昭59-008375
縦型MOSFET装置及びその製造方法
Gazette classification：公開公報 Application number：特願平5-041928 Applicant：オムロン株式会社
絶縁ゲート型半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願平5-234992 Applicant：三菱電機株式会社

Show all

Return to Previous Page