Pat
J-GLOBAL ID：200903021214153800
半導体装置
Inventor：
,
,
,
,
,
,
Applicant, Patent owner：
Agent (1)：
西川 惠清 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998324149
Publication number (International publication number)：1999224950
Application date： Nov. 13, 1998
Publication date： Aug. 17, 1999
Summary：
【要約】【課題】動作電流の全領域でオン抵抗がほぼ一定になる双方向形半導体スイッチ素子を提供する。【解決手段】絶縁層102の上にn形半導体層103が形成されたSOI構造の半導体基板を用いる。n形半導体層103の表面側に一対のn++形ドレイン領域104,105が形成され、n形半導体層103の中でn++形ドレイン領域104,105の間にp+形ウェル領域106が形成される。p+形ウェル領域106の表面側に一対のn++形ソース領域107,108が形成され、さらにp+形ウェル領域106の表面にゲート絶縁膜110,111を介して一対のゲート電極112,113が設けられる。両ゲート電極112,113は互いに電気的に接続される。
Claim (excerpt)：
絶縁層の上に第一導電形の半導体層を形成したSOI構造の基板を有し、前記半導体層の表面側に互いに離間して形成された高濃度第一導電形の複数のドレイン領域と、各一対のドレイン領域間の前記半導体層を分割するように前記半導体層の表面から絶縁層まで形成された第二導電形のウェル領域と、前記ウェル領域内でウェル領域の表面側に形成された高濃度第一導電形のソース領域と、各ドレイン領域とソース領域との間のウェル領域の表面にゲート絶縁膜を介して配置された複数のゲート電極と、各ドレイン領域に接続された複数のドレイン電極と、ソース領域とウェル領域とに跨がって接続されたソース電極とを備え、前記ゲート電極は互いに電気的に接続されていることを特徴とする半導体装置。
FI (2)：
H01L 29/78 622
, H01L 29/78 617 N
