Pat

J-GLOBAL ID：200903021354665371

半導体装置の作製方法および製造装置

Inventor： 山崎 舜平 ,  田中 幸一郎
Applicant, Patent owner： 株式会社半導体エネルギー研究所
Gazette classification：公開公報
Application number (International application number)：2008203852
Publication number (International publication number)：2009071287
Application date： Aug. 07, 2008
Publication date： Apr. 02, 2009
Summary：

【課題】SOI基板を用いた、移動度が向上した半導体装置の作製方法を提供する。【解決手段】複数のボンド基板(半導体基板)を用いて形成された複数の半導体膜を、1つのベース基板(支持基板)上に貼り合わせる。このとき、複数のボンド基板のうち、少なくとも1つのボンド基板は、他のボンド基板と異なる結晶面方位を有するとする。すなわち、1つのベース基板上に形成される複数の半導体膜の少なくとも1つは、他の半導体膜と結晶面方位が異なることとなる。そして、半導体膜の結晶面方位にあわせて、半導体膜を用いて形成される半導体素子の有する極性を決める。例えば、{100}面を有する半導体膜を用いて、電子が多数キャリアであるnチャネル型の素子を形成し、また、{110}面を有する半導体膜を用いて、正孔が多数キャリアであるpチャネル型の素子を形成する。【選択図】図4

Claim (excerpt)：

複数の第1の凸部を有する第1のボンド基板を、前記複数の第1の凸部において分離させることで、複数の第1の半導体膜を形成し、 複数の第2の凸部を有する第2のボンド基板を、前記複数の第2の凸部において分離させることで、前記複数の第1の半導体膜とは異なる結晶面方位を有する複数の第2の半導体膜を形成し、 前記複数の第1の半導体膜とベース基板とを貼り合わせ、前記複数の第2の半導体膜と前記ベース基板とを貼り合わせることを特徴とする半導体装置の作製方法。

IPC (5)：

H01L 21/02 ,  H01L 27/12 ,  H01L 21/20 ,  H01L 21/336 ,  H01L 29/786

FI (5)：

H01L27/12 B ,  H01L21/02 B ,  H01L21/20 ,  H01L29/78 627D ,  H01L29/78 620

F-Term (100)：

5F110AA01 ,  5F110AA04 ,  5F110AA28 ,  5F110BB02 ,  5F110BB04 ,  5F110BB20 ,  5F110CC02 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD05 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110DD17 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE05 ,  5F110EE06 ,  5F110EE09 ,  5F110EE14 ,  5F110EE15 ,  5F110EE23 ,  5F110EE27 ,  5F110EE32 ,  5F110EE44 ,  5F110EE45 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF23 ,  5F110FF25 ,  5F110FF26 ,  5F110FF28 ,  5F110FF30 ,  5F110FF35 ,  5F110GG01 ,  5F110GG02 ,  5F110GG03 ,  5F110GG04 ,  5F110GG06 ,  5F110GG12 ,  5F110GG13 ,  5F110GG17 ,  5F110GG32 ,  5F110GG34 ,  5F110HJ01 ,  5F110HK05 ,  5F110HK40 ,  5F110HL01 ,  5F110HL02 ,  5F110HL03 ,  5F110HL04 ,  5F110HL06 ,  5F110HL11 ,  5F110HL12 ,  5F110HL23 ,  5F110HL24 ,  5F110HM15 ,  5F110NN03 ,  5F110NN04 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN25 ,  5F110NN27 ,  5F110NN33 ,  5F110NN34 ,  5F110NN35 ,  5F110NN36 ,  5F110NN71 ,  5F110NN72 ,  5F110QQ11 ,  5F110QQ17 ,  5F110QQ19 ,  5F110QQ24 ,  5F152LM09 ,  5F152LP01 ,  5F152LP02 ,  5F152LP07 ,  5F152MM04 ,  5F152NN03 ,  5F152NN07 ,  5F152NN08 ,  5F152NN13 ,  5F152NN14 ,  5F152NN16 ,  5F152NN19 ,  5F152NN20 ,  5F152NP13 ,  5F152NP14 ,  5F152NQ03 ,  5F152NQ04 ,  5F152NQ05 ,  5F152NQ06 ,  5F152NQ12 ,  5F152NQ17

Patent cited by the Patent：

Cited by applicant (1)

• 半導体装置の作製方法
  Gazette classification：公開公報   Application number：特願平10-174482   Applicant：株式会社半導体エネルギー研究所