Pat

J-GLOBAL ID：200903021358915097

半導体装置の製造方法

Inventor： 大麻 隆彦
Applicant, Patent owner： 住友金属工業株式会社
Agent (1)： 井内 龍二
Gazette classification：公開公報
Application number (International application number)：1991187527
Publication number (International publication number)：1993283422
Application date： Jul. 26, 1991
Publication date： Oct. 29, 1993
Summary：

【要約】【構成】 (a)シリコン基板上にSiO2膜、Si3N4 膜を順次形成する工程、(b)ゲート電極形成領域上の前記Si3N4 膜を除去する工程、(c)前記Si3N4膜をマスクとして前記SiO2膜を選択的に酸化する工程、(d)前記Si3N4 膜をマスクとして前記選択酸化膜を異方性エッチングにより除去する工程、(e)露出したシリコン基板部分を酸化する工程、(f)前記Si3N4 膜を除去する工程、(g)ゲート電極を残存している前記選択酸化膜間に埋め込む工程、(h)前記ゲート電極をマスクとしてイオン注入し、ソース、ドレイン領域を形成する工程を含む半導体装置の製造方法。【効果】 ゲート電極16をマスクとし、さらに選択酸化膜18を通じてイオン注入を行うので、イオン注入工程を簡略化することができ、従来よりも簡略化された工程で、LDD構造を有する微細な半導体装置10を製造することが可能となる。

Claim (excerpt)：

(a)シリコン基板上にSiO2膜、Si3N4 膜を順次形成する工程、(b)ゲート電極形成領域上の前記Si3N4 膜を除去する工程、(c)前記Si3N4 膜をマスクとして前記SiO2膜を選択的に酸化する工程、(d)前記Si3N4 膜をマスクとして前記選択酸化膜を異方性エッチングにより除去する工程、(e)露出したシリコン基板部分を酸化する工程、(f)前記Si3N4 膜を除去する工程、(g)ゲート電極を残存している前記選択酸化膜間に埋め込む工程、(h)前記ゲート電極をマスクとしてイオン注入し、ソース、ドレイン領域を形成する工程、を含んでいることを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/336 ,  H01L 29/784