Pat

J-GLOBAL ID：200903021403367160

バス制御方式

Inventor： 藤山 博之
Applicant, Patent owner： 富士通株式会社
Agent (1)： 青木 朗 (外4名)
Gazette classification：公開公報
Application number (International application number)：1991199455
Publication number (International publication number)：1993046538
Application date： Aug. 08, 1991
Publication date： Feb. 26, 1993
Summary：

【要約】【目的】 本発明は、バス制御方式に係り、特に、共通のバスによって接続されたマイクロプロセッサ(MPU)およびバスマスタ機能を持たない付加機能回路ユニットを備えたデータ処理システムにおいて該バス上のデータまたはコマンドの転送を制御する技術に関し、上記付加機能回路ユニットへのデータまたはコマンドの転送を効率良く行い、ひいてはシステムの性能の向上に寄与することを目的とする。【構成】 共通のバス4とマイクロプロセッサ1および付加機能回路ユニット2との間に介在して該バス上のデータまたはコマンドの転送を制御するバス制御手段3を具備し、前記マイクロプロセッサの命令フェッチ時に該マイクロプロセッサに対しノー・オペレーション命令を発行し、フェッチされたデータまたはコマンドを該マイクロプロセッサを介さずに前記付加機能回路ユニットへ転送するように構成する。

Claim (excerpt)：

共通のバス(4) によって接続されたマイクロプロセッサ(1)およびバスマスタ機能を持たない付加機能回路ユニット(2)を備えたデータ処理システムにおいて、前記共通のバスと前記マイクロプロセッサおよび付加機能回路ユニットとの間に介在して該バス上のデータまたはコマンドの転送を制御するバス制御手段(3)を具備し、前記マイクロプロセッサの命令フェッチ時に該マイクロプロセッサに対しノー・オペレーション命令を発行し、フェッチされたデータまたはコマンドを該マイクロプロセッサを介さずに前記付加機能回路ユニットへ転送するようにしたことを特徴とするバス制御方式。

IPC (3)：

G06F 13/36 520 ,  G06F 9/38 370 ,  G06F 15/16 370