Pat

J-GLOBAL ID：200903021419004440

半導体集積回路の電源配線レイアウト方法、電源配線レイアウトプログラム、および電源配線レイアウト装置

Inventor： 門田 匡史
Applicant, Patent owner： 松下電器産業株式会社
Agent (6)： 前田 弘 ,  小山 廣毅 ,  竹内 宏 ,  竹内 祐二 ,  今江 克実 ,  原田 智雄
Gazette classification：公開公報
Application number (International application number)：2003370510
Publication number (International publication number)：2005136178
Application date： Oct. 30, 2003
Publication date： May. 26, 2005
Summary：

【課題】 半導体集積回路上の相対的な消費電力分布を簡易に求め、適切な電源配線の配置を短時間に求められるようにする。【解決手段】 半導体集積回路を格子状に区切り、各格子状の領域ごとに消費電力の指標となる数値を算出し、半導体集積回路を1つ以上の上記格子領域を含むブロック領域に分割し、各ブロック領域を囲むように電源配線の配置を決定する。上記消費電力の指標となる数値としては、例えば各格子領域内のスタンダードセルの数、各スタンダードセルが占める面積の合計値、各スタンダードセルが他の基本セルを駆動する駆動能力の合計値、各スタンダードセルを構成するトランジスタの数の合計値、または各スタンダードセルの入力端子、出力端子、もしくは入力端子と出力端子との数の合計値、また、これらを合成した値が用いられる。【選択図】図2

Claim (excerpt)：

記憶手段に記憶された、半導体集積回路上の基本セルの配置を示す情報と、上記基本セルの特性を示す情報とに基づいて、電源配線のレイアウトを決定する半導体集積回路の電源配線レイアウト方法であって、 半導体集積回路を格子状に区切る格子化ステップと、 各格子状の領域ごとに、上記基本セルの配置を示す情報および基本セルの特性を示す情報に基づいて、消費電力の指標となる指標値を算出する指標値算出ステップと、 半導体集積回路を1つ以上の上記格子領域を含むブロック領域に分割した場合に、各ブロック領域ごとの上記指標値の合計値または上記合計値の差が、所定の目標値の範囲内または他の分割をした場合よりも小さくなるように、上記ブロック領域を決定するブロック化ステップと、 各ブロック領域に電力が供給されるように、電源配線の配置を決定する電源配線配置ステップと、 を有することを特徴とする半導体集積回路の電源配線レイアウト方法。

IPC (4)：

H01L21/82 ,  G06F17/50 ,  H01L21/822 ,  H01L27/04

FI (4)：

H01L21/82 W ,  G06F17/50 658K ,  G06F17/50 666T ,  H01L27/04 D

F-Term (15)：

5B046AA08 ,  5B046BA06 ,  5F038CA01 ,  5F038CD02 ,  5F038CD05 ,  5F038CD12 ,  5F038EZ20 ,  5F064DD04 ,  5F064EE03 ,  5F064EE12 ,  5F064EE15 ,  5F064EE19 ,  5F064EE52 ,  5F064EE58 ,  5F064HH09

Patent cited by the Patent：

Cited by applicant (1)

• 特開平3-204958号公報