Pat

J-GLOBAL ID：200903021515966768

クロック信号ドライバ回路

Inventor： スコット・エイチ・アール・マックマーホン ,  ジェイムズ・マイケル・ブキャナン ,  ステファン・シィ・ホーン
Applicant, Patent owner： アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド
Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1994006946
Publication number (International publication number)：1994303124
Application date： Jan. 26, 1994
Publication date： Oct. 28, 1994
Summary：

【要約】【目的】 発生されるクロック信号のフルまたは低減された駆動力のいずれも扱う駆動力可変クロック信号ドライバ回路(10)およびその製造方法を提供する。【構成】 この回路(10)は所望の駆動力を選択するパッケージボンディングオプション(31)を含むので、システムの要件によって定められる高速または低速クロック周波数のいずれでも動作できる。その結果、マイクロプロセッサ等のデジタル回路の、パッケージボンディングのみが異なる高性能で高駆動力のバージョンおよび低コストで低駆動力のバージョンの両方を提供できる。この回路のいずれのバージョンを製造するにも同じ組のマスクを用いることができ、製造上の柔軟性を高め、コストを削減する。コストが重要となるアプリケーションでは、低駆動力のオプションを選択することで電磁妨害雑音を低減できる。

Claim (excerpt)：

集積回路ダイ上に製造され、集積回路パッケージ内に収められるクロック信号ドライバ回路であって、前記クロック信号ドライバ回路は、クロック信号を与えるための出力ラインを含む第1のトランジスタ出力段と、前記第1のトランジスタ出力段を駆動するように結合され、かつ入力クロックタイミング信号を受取るように結合されるロードライバユニットと、前記第1のトランジスタ出力段と並列して前記出力ラインに結合される第2のトランジスタ出力段と、前記第2のトランジスタ出力段を駆動するように結合され、かつ前記入力クロックタイミング信号を受取るように結合されるハイドライバユニットとを含み、前記ハイドライバユニットはディスエーブル制御ラインを含み、かつ前記ディスエーブル制御ラインに与えられるディスエーブル信号に応答して前記第2のトランジスタ出力段を不能化し、さらに前記集積回路ダイ上に形成されるボンディングパッドを含み、ボンディングワイヤが前記集積回路パッケージの接続ピンから前記ボンディングパッドに電気的に接続されるときには前記ディスエーブル信号は第1の状態にあり、前記ボンディングパッドが前記接続ピンに電気的に結合されないときには前記ディスエーブル信号は第2の状態にある、クロック信号ドライバ回路。

IPC (5)：

H03K 19/0175 ,  H03K 17/12 ,  H03K 17/16 ,  H03K 17/687 ,  H03K 19/003

FI (2)：

H03K 19/00 101 F ,  H03K 17/687 F