Pat
J-GLOBAL ID：200903021533587626
メモリチップセレクト切換回路
Inventor：
Applicant, Patent owner：
Agent (1)：
▲柳▼川 信
Gazette classification：公開公報
Application number (International application number)：1992204388
Publication number (International publication number)：1994028242
Application date： Jul. 08, 1992
Publication date： Feb. 04, 1994
Summary：
【要約】【目的】 標準装備のROMと、予備用またはオプション用ROMとのいずれのプログラムを選択して読出すかを、自動的に制御する。【構成】 標準装備ROM5には演算プログラムの他に初期起動プログラムを格納しておく。予備用ROM6には演算プログラムのみを格納しておく。CPU1は最初にROM5の初期起動プログラムを読出し実行する。このプログラムにより、先ずROM6が強制的にチップセレクトされる様レジスタ7をセットしてROM6の実装の有無を判定する。実装されていれば、このROM6のプログラムがCPU1により実行される。実装されていなければ、初期起動プログラムはROM5が強制的にチップセレクトされる様レジスタ7をセットし直す。
Claim (excerpt)：
中央処理装置と、この中央処理装置の情報処理のための処理プログラムを格納した標準装備の第1のメモリと、前記処理プログラムを格納し装置に着脱自在な第2のメモリとを含む情報処理装置におけるメモリチップセレクト切換回路であって、前記処理プログラムの読出し指示に応答して前記第2のメモリを選択するチップセレクト信号を発生する第2メモリチップセレクト信号生成手段と、このチップセレクト信号の発生に応答して前記第2のメモリが装置に実装されているかどうかを検出する検出手段と、非実装が検出されたとき前記第1のメモリを選択するチップセレクト信号を発生する第1メモリチップセレクト信号発生手段とを含むことを特徴とするメモリチップセレクト切換回路。
Patent cited by the Patent：
Return to Previous Page
