Pat

J-GLOBAL ID：200903021593650807

半導体基板の作製方法

Inventor： 近藤 茂樹 ,  松本 繁幸 ,  井上 俊輔 ,  中村 佳夫 ,  石崎 明
Applicant, Patent owner： キヤノン株式会社
Agent (1)： 山下 穣平
Gazette classification：公開公報
Application number (International application number)：1992041947
Publication number (International publication number)：1993217825
Application date： Jan. 31, 1992
Publication date： Aug. 27, 1993
Summary：

【要約】【目的】 本発明の目的は、結晶性の優れた薄膜単結晶半導体層を金属基板上に低コストで作製することにより、放熱性が良く、コンタクト抵抗の増大を抑制し、配線間のクロストークを防止し、また高効率で安価な太陽電池を形成できる半導体基板を得ることにある。【構成】 シリコン基板1を多孔質化する工程(a)、該多孔質化した基板1上に非多孔質シリコン単結晶層2を形成する工程(b)、該非多孔質シリコン単結晶層2の表面を、絶縁層3を介して、もう一方の金属表面5を有する基板4に貼り合わせる工程(c),(d)、該貼り合わせた基板の前記多孔質シリコン層1を選択エッチング除去する工程(e)、を含むことを特徴とする半導体基板の作製方法。

Claim (excerpt)：

シリコン基板を多孔質化する工程、該多孔質化した基板上に非多孔質シリコン単結晶層を形成する工程、該非多孔質シリコン単結晶層の表面を、もう一方の金属表面を有する基板に貼り合わせる工程、該貼り合わせた基板の前記多孔質シリコン層を選択エッチング除去する工程、を含むことを特徴とする半導体基板の作製方法。

IPC (2)：

H01L 21/02 ,  H01L 27/12