Pat
J-GLOBAL ID:200903021716424912

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (2): 小池 隆彌 ,  木下 雅晴
Gazette classification:公開公報
Application number (International application number):2002317242
Publication number (International publication number):2004153052
Application date: Oct. 31, 2002
Publication date: May. 27, 2004
Summary:
【課題】半導体基板を薄膜化する工程を有する半導体装置の製造方法において、薄くなった基板を破損したり、ダイシングシートに転写することが困難であるので、半導体装置の生産性と工程歩留りの向上が図れないという問題があった。【解決手段】本発明の半導体装置の製造方法において、素子102を形成した基板101を支持基板103に接着し一体化させる工程と、前記素子102を形成した基板101を薄膜化し、素子分離を行う工程とを有し、前記支持基板103と素子102を形成した基板101との貼り付けに、熱線あるいは光によって発泡する化学物質を粘着面に含むシート104を用ることを特徴とする。【選択図】 図1
Claim (excerpt):
素子を形成した基板を、支持基板に接着し一体化させる工程と、前記素子を形成した基板を薄膜化し、素子分離を行う工程とを含む半導体装置の製造方法において、 前記支持基板と素子を形成した基板との貼り付けに、熱線によって発泡する化学物質を粘着面に含むシートを用ることを特徴とする半導体装置の製造方法。
IPC (2):
H01L21/68 ,  H01L21/301
FI (2):
H01L21/68 N ,  H01L21/78 P
F-Term (8):
5F031CA02 ,  5F031DA15 ,  5F031HA02 ,  5F031HA78 ,  5F031MA22 ,  5F031MA34 ,  5F031MA37 ,  5F031MA39

Return to Previous Page