Pat

J-GLOBAL ID：200903021776736069

半導体装置の製造方法

Inventor： 一瀬 勝彦
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1999166710
Publication number (International publication number)：2000353753
Application date： Jun. 14, 1999
Publication date： Dec. 19, 2000
Summary：

【要約】【課題】 電源電圧の異なる素子を半導体基板に設けている半導体装置の製造工程数を低減する。【解決手段】 半導体基板1に不純物の増速拡散を抑制するための窒素を導入した後、低電源電圧で駆動する素子の領域Lおよび高電源電圧で駆動する素子の領域Hの両方に、MISFETの低不純物濃度の半導体領域を形成するための不純物を導入する。

Claim (excerpt)：

電源電圧の異なる素子を半導体基板に設けている半導体装置の製造方法であって、(a)前記半導体基板上にゲート絶縁膜を形成する工程と、(b)前記ゲート絶縁膜上にゲート電極を形成する工程と、(c)前記半導体基板に相対的に低い不純物濃度の第1の半導体領域を形成するための第1の不純物を導入する工程と、(d)前記半導体基板に相対的に高い不純物濃度の第2の半導体領域を形成するための第2の不純物を導入する工程とを有し、前記(c)工程の前に、相対的に低い電源電圧を用いる第1の素子の形成領域に不純物の増速拡散を抑制する物質を導入する工程を有し、前記(c)工程においては、前記相対的に低い電源電圧を用いる第1の素子の形成領域および相対的に高い電源電圧を用いる第2の素子の形成領域の両方に前記第1の不純物を導入することを特徴とする半導体装置の製造方法。

IPC (5)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/78

FI (4)：

H01L 27/08 102 B ,  H01L 27/08 102 C ,  H01L 27/08 321 N ,  H01L 29/78 301 S

F-Term (48)：

5F040DA17 ,  5F040DB03 ,  5F040EA08 ,  5F040EA09 ,  5F040EC01 ,  5F040EC07 ,  5F040EC13 ,  5F040ED03 ,  5F040EF02 ,  5F040EH02 ,  5F040EK05 ,  5F040FA05 ,  5F040FB02 ,  5F040FB04 ,  5F040FC11 ,  5F040FC15 ,  5F040FC19 ,  5F040FC21 ,  5F040FC22 ,  5F048AA03 ,  5F048AA07 ,  5F048AA09 ,  5F048AB01 ,  5F048AB03 ,  5F048AC01 ,  5F048AC03 ,  5F048AC04 ,  5F048BA01 ,  5F048BA16 ,  5F048BB03 ,  5F048BB06 ,  5F048BB07 ,  5F048BB08 ,  5F048BB11 ,  5F048BB16 ,  5F048BC05 ,  5F048BC06 ,  5F048BC19 ,  5F048BC20 ,  5F048BD10 ,  5F048BE03 ,  5F048BE04 ,  5F048BF02 ,  5F048BF06 ,  5F048BF07 ,  5F048BG12 ,  5F048BG14 ,  5F048DA25