Pat

J-GLOBAL ID：200903021836546248

平坦な誘電体層の形成方法および多層配線パターン

Inventor： メアリー エイチ.マースデン ,  バイロン ティ.アールバーン ,  カレン ジー.エルズ
Applicant, Patent owner： テキサス インスツルメンツ インコーポレイテツド
Agent (1)： 浅村 皓 (外3名)
Gazette classification：公開公報
Application number (International application number)：1996297021
Publication number (International publication number)：1997260384
Application date： Oct. 03, 1996
Publication date： Oct. 03, 1997
Summary：

【要約】【課題】 サブミクロン開口に対して平坦な金属間誘電体層を形成する。【解決手段】 スパッターされた金属配線を有する、ビアおよび配線等のサブミクロン間隙に対してHSQ・SOGおよびコンフォーマルPETEOSを使用して金属間誘電体(ILD)平坦化を実現するプロセスが提供される。本発明は、デジタル信号プロセッサ、メモリ、論理回路等の製作に関するサブミクロンCMOSおよびBiCMOSプロセス、最小限の2層配線を使用する特定用途その他のプロセスで使用するのに特に適している。

Claim (excerpt)：

配線パターン上に平坦な誘電体層を形成する方法であって、(イ)その上に電気配線パターンを有する基板を設けるステップと、(ロ)前記配線パターン上に第1の誘電体層を形成するステップと、(ハ)無機シリコン含有組成により前記第1の誘電体層上に前記第1の層とは異なる第2のシリコン含有誘電体層を形成するステップと、(ニ)前記第2の層とは異なる第3の誘電体層を前記第2の誘電体層上に形成するステップとを含む、平坦な誘電体層の形成方法。

IPC (2)：

H01L 21/3205 ,  H01L 21/768

FI (2)：

H01L 21/88 K ,  H01L 21/90 M