Pat
J-GLOBAL ID：200903021973306262
半導体装置のコンタクト構造形成方法
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
服部 雅紀
Gazette classification：公開公報
Application number (International application number)：1993254414
Publication number (International publication number)：1994204219
Application date： Oct. 12, 1993
Publication date： Jul. 22, 1994
Summary：
【要約】【目的】 半導体装置のセルフアラインコンタクト構造形成方法を提供する。【構成】 半導体基板11上に所定間隔に第1パターン19および第2パターン19’を形成し、結果物上に第1物質層を沈積しこれをパタニングしてコンタクトが形成される部位に第1物質層パターン16を形成する。第1物質層パターン16が形成されていない半導体基板11上の領域に、第1物質層に対して食刻選択比の大きい第2物質層17を形成する。第1物質層パターン16を除去してコンタクトが形成される部位を露出させた後、結果物上に導電層を沈積しこれをパタニングしてセルフアラインコンタクト構造を形成する。【効果】 これにより、単純な工程により安定したコンタクト特性を有する半導体装置のセルフアラインコンタクト構造が達成できる。
Claim (excerpt)：
半導体基板上に所定間隔に第1パターンおよび第2パターンを形成する段階と、前記第1パターンおよび第2パターンの形成された半導体基板上に第1物質層を沈積する段階と、前記第1物質層をパタニングして前記第1パターンと第2パターンとの間の領域に接触し、前記第1パターンおよび第2パターン上の所定部位まで拡張する第1物質層パターンを形成する段階と、前記第1物質層パターンの形成されない半導体基板上の領域に、前記第1物質層に対して食刻選択比の大きい第2物質層を形成する段階と、前記第1物質層パターンを除去して前記第1パターンと第2パターンとの間の領域を露出させる段階と、前記結果物上に導電層を沈積する段階と、前記導電層をパタニングして前記第1パターンと第2パターンとの間の露出された領域にコンタクト構造を形成する段階を含むことを特徴とする半導体装置のコンタクト構造形成方法。
IPC (2)：
H01L 21/3205
, H01L 21/90
