Pat
J-GLOBAL ID：200903022011052303
レイアウト検証装置
Inventor：
Applicant, Patent owner：
Agent (1)：
山本 秀策
Gazette classification：公開公報
Application number (International application number)：1992293525
Publication number (International publication number)：1994151595
Application date： Oct. 30, 1992
Publication date： May. 31, 1994
Summary：
【要約】【構成】 対になるトランジスタQ1,Q2や抵抗R1,R2等を相対的に関係付けてレイアウト情報を作成し、レイアウトパターンにおいてこの相対関係が維持されているかどうかを検証する。【効果】 グループ化したトランジスタQ1,Q2や抵抗R1,R2等のレイアウトパターンにおける相対関係を確実に維持することができるようになり、高品質のレイアウトパターンを作成することができるようになる。
Claim (excerpt)：
回路のレイアウトパターンから素子の情報を読み取る、読取手段と、該読取手段によって読み取られた該素子の情報から素子値を算出する手段と、複数の該素子及び配線を、任意の関係を有するグループに分けるグループ化手段と、算出された該素子値が、該回路の回路図面及びレイアウト情報に基づく、各素子情報に対応する許容範囲内かどうかを検証する第1の検証手段と、グループ化手段により、グループ化された該複数の素子又は配線が、該レイアウトパターンにおいて、所定の相対関係を有しているかどうかを検証する第2の検証手段とを備えたレイアウト検証装置。
IPC (2)：
H01L 21/82
, G06F 15/60 370
