Pat

J-GLOBAL ID：200903022012299434

半導体集積回路装置

Inventor： 小笠原 明宏
Applicant, Patent owner： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
Agent (1)： 恩田 博宣
Gazette classification：公開公報
Application number (International application number)：1993336106
Publication number (International publication number)：1995198762
Application date： Dec. 28, 1993
Publication date： Aug. 01, 1995
Summary：

【要約】【目的】低電圧検出回路の検出電圧を短時間でかつ正確に評価する。【構成】半導体集積回路装置には内部回路1と低電圧検出回路2とA/D変換回路3とを備えている。低電圧検出回路2は内部回路1に供給される電源電圧Vccを入力する。そして、低電圧検出回路2はその電源電圧Vccと予め定めた検出電圧VDLとを比較し、その比較結果に基づいてリセット信号バーRESのレベルを変更する。A/D変換回路3は電源電圧Vccを入力し、その電源電圧Vccをアナログ-ディジタル変換する。そして、電源電圧Vccを徐々に低下させ、A/D変換回路3の変換を低電圧検出回路2の出力するリセット信号バーRESのレベルに基づいて行うようにした。

Claim (excerpt)：

内部回路(1)に供給される電源電圧(Vcc)を入力し、該電源電圧(Vcc)と予め定めた検出電圧(VDL)とを比較し、その比較結果に基づいてリセット信号(バーRES)を出力する低電圧検出回路(2)を備えた半導体集積回路装置において、前記電源電圧(Vcc)を入力し、該電源電圧(Vcc)をアナログ-ディジタル変換し、その変換結果(Di)を記憶するA/D変換回路(3)を備え、前記電源電圧(Vcc)を徐々に低下させ、その時の低電圧検出回路(2)からの前記リセット信号(バーRES)に応答して該A/D変換回路(3)の変換動作をさせるようにしたことを特徴とする半導体集積回路装置。

IPC (4)：

G01R 19/165 ,  G06F 1/24 ,  H02J 9/00 ,  H03M 1/06