Pat
J-GLOBAL ID：200903022048579204
半導体装置
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
碓氷 裕彦
Gazette classification：公開公報
Application number (International application number)：1993283240
Publication number (International publication number)：1995142722
Application date： Nov. 12, 1993
Publication date： Jun. 02, 1995
Summary：
【要約】【目的】 ゲート電圧のみで素子内に流れる交流電流を制御できる縦型のMOSFETを得る。【構成】 n+ シリコン層11上にn- シリコン層12が形成し、このn- シリコン層12内にpボディ領域13を形成し、その中にn+ ソース領域14を形成する。基板上面にはソース領域14のみに接するソース電極191とpボディ領域13のみに接するベース電極21を形成しこれらを外部で抵抗を介して接続する。チャネル領域18上にゲート絶縁膜16を介してゲート電極6を形成する。逆バイアス導通時にソース端子Sから抵抗を介してベース電極21,pボディ領域13,n- シリコン層12の経路で流れる電流を、ソース端子Sからソース電極191,n+ ソース領域14,チャネル領域18,n- シリコン層12の経路で流れる電流に比べて無視できる程に小さくすることで、逆バイアス時においてもゲート電圧のみで通電電流を制御する。
Claim (excerpt)：
第1導電型の低抵抗半導体層及びこの上部に形成された第1導電型の高抵抗半導体層を有する半導体基板と、前記半導体基板上の所定領域に形成された第2導電型の第1半導体領域と、前記第1半導体領域内の所定領域に形成された第1導電型で低抵抗の第2半導体領域と、前記第2半導体領域上に形成されたソース電極と、前記第1半導体領域上に形成され、前記第1半導体領域に抵抗を介して形成されたベース電極と、少なくとも前記第1半導体領域の表面に絶縁膜を介して形成され、前記半導体基板と前記第2半導体領域で挟まれた前記第1半導体領域の表面付近にチャネル領域を形成させるゲート電極と、前記半導体基板の下部に形成されたドレイン電極とを有し、前記ベース電極,前記第1半導体領域,前記半導体基板の経路で流れる電流を、前記ソース電極,前記第2半導体領域,前記チャネル領域,前記半導体基板の経路で流れる電流に比べて無視できる程に小さくしたことを特徴とする半導体装置。
FI (2)：
H01L 29/78 321 J
, H01L 29/78 321 S
