Pat

J-GLOBAL ID：200903022079444587

先読み制御回路

Inventor： 石川 善文 ,  江藤 正幸
Applicant, Patent owner： シャープ株式会社
Agent (1)： 高野 明近
Gazette classification：公開公報
Application number (International application number)：1998113653
Publication number (International publication number)：1999306125
Application date： Apr. 23, 1998
Publication date： Nov. 05, 1999
Summary：

【要約】【課題】 一度読み込んだデータを不用意に破棄することなくリード要求されたデータを処理装置に供給し、先読みを継続させることを可能とし、これにより記憶装置よりのデータ読み込み速度を向上させることができる先読み装置を提供する。【解決手段】 先読み装置は、処理装置(図示せず)により要求されることが予測されるデータを記憶装置(図示せず)から先読みして系統づけられたバッファ回路に格納する。このバッファ回路1系統分を図示する。まずアドレスA1へのリード要求により、データD1〜Dnが保持される。ここで例えばAn-1のリード要求が発生すると、従来行われていた当該バッファ回路内のデータシフトは行われず、Dn-1はセレクタを通して処理装置へ出力される。この後に例えばA2へのリード要求が発生したときには、従来削除されていたデータD2が保持されているので、これを迅速に処理装置に転送できる。

Claim (excerpt)：

処理装置と記憶装置との間に設けられ、該処理装置により要求される可能性の高いデータを該記憶装置から予め先読みして格納し、該処理装置に転送する機能を有する先読み装置であって、前記記憶装置から一連のアドレスに従って読み出したデータを格納するバッファ回路と、前記バッファ回路に格納されるデータを制御するバッファ制御部とを備え、該処理装置によりデータのリード要求がなされた際に、前記バッファ制御部は、リード要求されたデータが前記バッファ回路内に格納されていないミスヒット状態である場合、前記記憶装置から該データを読み出して前記処理装置へ転送し、並行して該データを前記バッファ回路に保持可能にするとともに、続いて前記処理装置によりリード要求される可能性の高いデータを前記記憶装置から先読みして前記バッファ回路に格納する制御を行う一方、前記処理装置によりデータのリード要求がなされた際に、リード要求されたデータが前記バッファ回路内に格納されているヒット状態である場合、前記バッファ回路から該データを読み出して前記処理装置へ転送し、同時に前記バッファ回路に格納されている格納データの一部を破棄可能にするとともに、続いて前記処置装置により要求される可能性の高いデータを前記記憶装置から先読みして前記バッファ回路に格納する制御を行う先読み装置において、前記ヒット状態である場合に、予め設定される条件に基づいて前記データの一部の破棄及び前記先読みの少なくとも一部を中止する判断を行う判断回路を設けたことを特徴とする先読み装置。