Pat
J-GLOBAL ID：200903022087903647
半導体記憶装置
Inventor：
Applicant, Patent owner：
Agent (1)：
深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1992017809
Publication number (International publication number)：1993217374
Application date： Feb. 03, 1992
Publication date： Aug. 27, 1993
Summary：
【要約】【目的】 キャッシュ内蔵半導体記憶装置の消費電流を低減することを目的とする。【構成】 SRAMビット線対(SBL)に設けられたクランプ回路(CRS)とDRAMIO線(DIO)に設けられたクランプ回路(CRD)のうち、双方向転送ゲートBTGが動作するとき、少なくともデータ転送を受ける側のクランプ回路のクランプ機能が停止される。【効果】 データ転送を受ける側のクランプ回路のクランプ動作を停止させるため、データ転送時において転送ゲートの駆動トランジスタへクランプ回路から貫通電流が流れる経路が遮断され、消費電流が低減される。
Claim (excerpt)：
複数のスタティック型メモリセルを備える高速メモリアレイと、複数のダイナミック型メモリセルを備え、かつ前記高速メモリアレイよりも大きな記憶容量を有する大容量メモリアレイ、前記高速メモリアレイの選択されたメモリセルと前記大容量メモリアレイの選択されたメモリセルとの間でのデータ転送を行なうためのデータ転送手段、前記大容量メモリアレイの前記選択されたメモリセルと前記データ転送手段とを接続するための信号線、前記信号線の電位をクランプするためのクランプ手段、および前記高速メモリアレイから前記大容量メモリアレイへのデータ転送指示に応答して、前記クランプ手段のクランプ動作を禁止する制御手段を備える、半導体記憶装置。
IPC (2)：
G11C 11/407
, G06F 12/08 310
Cited by examiner (6)
Show all
Return to Previous Page
