Pat

J-GLOBAL ID：200903022088144855

半導体装置の製造方法

Inventor： 藤居 豊和 ,  山本 浩 ,  平尾 秀司 ,  藤田 勉
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 小鍜治 明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1991270820
Publication number (International publication number)：1993006942
Application date： Oct. 18, 1991
Publication date： Jan. 14, 1993
Summary：

【要約】【目的】 本発明は、選択性の劣化により発生した絶縁膜上のタングステン粒を完全に無くし、また下地絶縁膜の凹凸によりエッチング残査として発生したタングステン粒を完全に無くす半導体装置の製造方法を提供する。【構成】 基板上に絶縁膜2およびバッファー層となるPSG膜3を順次堆積する工程と、絶縁膜2およびバッファー層3を貫くコンタクトホール4を開口する工程と、前記コンタクトホール4内にのみタングステン5を形成する工程と、前記バッファー層3をエッチングすることにより除去することで、前記タングステン5を形成する工程においてコンタクトホール4以外の箇所に発生したタングステン粒6も同時に除去する工程を含むことを特徴をする。

Claim (excerpt)：

基板上に絶縁膜およびバッファ-層を順次堆積する工程と、前記絶縁膜およびバッファー層を貫くコンタクトホールを開口する工程と、前記コンタクトホール内にのみ金属を形成する工程と、前記バッファー層をエッチングすることにより除去することで、前記金属を形成する工程においてコンタクトホール以外の箇所に発生した金属粒も同時に除去する工程を含むことを特徴をする半導体装置の製造方法。

IPC (2)：

H01L 21/90 ,  H01L 21/28 301