Pat

J-GLOBAL ID：200903022108984731

半導体装置

Inventor： 百 瀬 寿 代
Applicant, Patent owner： 株式会社東芝
Agent (1)： 佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1997267035
Publication number (International publication number)：1999111978
Application date： Sep. 30, 1997
Publication date： Apr. 23, 1999
Summary：

【要約】【課題】 LSIのスタンバイ電流を低減させ、高集積化を可能にする。【解決手段】 MOS構造においてゲート絶縁膜(15)の厚さを3nm未満とし、ゲート電極(16)をトランジスタの導電型いかんにかかわらず高濃度にドープされたp型不純物を含むシリコン膜により形成している。ダイレクトトンネリングリーク電流を減少させることができ、高集積化した場合でもスタンバイ電流を減少させることができる。

Claim (excerpt)：

半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、このゲート電極直下に位置するチャネル形成領域の両側の基板中に形成されたソース/ドレイン領域とを備えた半導体装置において、前記ゲート絶縁膜の厚さがシリコン酸化膜換算で3nm未満で、かつ前記ゲート電極がp型不純物を含有するポリシリコン酸化膜からなることを特徴とする半導体装置。

IPC (3)：

H01L 29/78 ,  H01L 21/8234 ,  H01L 27/088

FI (2)：

H01L 29/78 301 G ,  H01L 27/08 102 C