Pat
J-GLOBAL ID:200903022115190090
半導体パッケージ実装用多層プリント配線板
Inventor:
Applicant, Patent owner:
Agent (1):
滝本 智之 (外1名)
Gazette classification:公開公報
Application number (International application number):1997159439
Publication number (International publication number):1999008475
Application date: Jun. 17, 1997
Publication date: Jan. 12, 1999
Summary:
【要約】【課題】 各種電子機器に用いられる半導体パッケージ実装用多層プリント配線板において、半導体パッケージの実装ランド間を狭ピッチ化し、従来よりも小型の半導体パッケージを実装することができ、なおかつ必要な部分との電気接続が可能な半導体パッケージ実装用多層プリント配線板を提供することを目的とする。【解決手段】 任意の層間に導電性ペーストによるビア4を形成することにより、面格子型に配列された実装ランド8からは他の部分へと配線する際に、実装ランド8の直下のビア4を介して任意の層へと引き回すことができ、実装領域の実装面において回路パターンあるいはめっきスルーホールを必要としない。その結果、実装ランド8間のピッチを従来よりも極端に狭めることができ、従来よりも極端に小型の半導体パッケージ6を実装することが可能となる。
Claim (excerpt):
面格子端子型の半導体パッケージを実装する多層プリント配線板において、被圧縮性多孔質基材に貫通穴を形成し、この貫通穴に導電性ペーストを充填し、前記多孔質基材の両面に金属箔を張り合わせて加熱加圧した後回路パターンを形成して得られるプリント配線板の両面に、被圧縮性多孔質基材に貫通孔を形成し、この貫通穴に導電性ペーストを充填して得られる中間接続体とを張り合わせ、更にその両面に金属箔を張り合わせて加熱加圧したものに回路パターンを形成した半導体パッケージ実装用多層プリント配線板。
IPC (3):
H05K 3/46
, H01L 23/12
, H01L 23/50
FI (4):
H05K 3/46 Q
, H05K 3/46 N
, H01L 23/50 R
, H01L 23/12 L
Patent cited by the Patent:
Cited by examiner (4)
-
BGA部品実装用基板
Gazette classification:公開公報
Application number:特願平7-265101
Applicant:日本航空電子工業株式会社
-
特開平4-342192
-
多層プリント配線板及びその製造方法
Gazette classification:公開公報
Application number:特願平5-262184
Applicant:松下電器産業株式会社
-
多層基板の製造方法
Gazette classification:公開公報
Application number:特願平6-038235
Applicant:松下電器産業株式会社
Show all
Return to Previous Page