Pat

J-GLOBAL ID：200903022137307005

半導体パッケージ用基板とその製造法

Inventor： 安井 博文 ,  関根 良彦 ,  篠田 利晶 ,  加藤 伸一 ,  増田 年生
Applicant, Patent owner： 日本サーキット工業株式会社
Gazette classification：公開公報
Application number (International application number)：1999324478
Publication number (International publication number)：2001110940
Application date： Oct. 12, 1999
Publication date： Apr. 20, 2001
Summary：

【要約】 (修正有)【課題】基板の軽薄短小化の要請に対応した半導体パッケージ用基板の製造方法。【解決手段】部分電解メッキ用のリード線を有しない独立銅回路パターンを形成し、ソルダーレジストパターンの形成・ソルダーレジストの表面粗化後、基板全面に無電解銅を析出させ、半田面にはメッキレジストパターンで被覆して、部品面及び半田面の露出している無電解銅をエッチングにより溶解除去する。部品面のパッド・銅メッキされたスルーホール・半田面のボールパッド・半田面の無電解銅を導通体として使用して、露出している銅パッドに部分電解メッキ皮膜を析出させる。半田面のメッキレジストを剥離して後、半田面の無電解銅をエッチング溶解して、電解メッキ皮膜のパッドを有する半導体パッケージ用基板を形成する。

Claim (excerpt)：

銅メッキされたスルーホールを有する回路基板において、1)ソルダーレジストパターンの形成工程2)ソルダーレジストの表面粗化工程3)無電解銅メッキの工程4)半田ボール搭載面の半田パッド部が開口したメッキレジストを形成する工程5)半導体素子搭載面の無電解銅のエッチング工程6)部分電解メッキ工程7)半田ボール搭載面のメッキレジストの剥離工程8)半田ボール搭載面の無電解銅のエッチング工程を行うことを特徴とする部分電解メッキ処理されたパッドを有する半導体パッケージ用基板及びその製造法

IPC (5)：

H01L 23/12 ,  H05K 1/09 ,  H05K 3/24 ,  H05K 3/34 503 ,  H05K 3/42 640

FI (5)：

H05K 1/09 A ,  H05K 3/24 A ,  H05K 3/34 503 A ,  H05K 3/42 640 Z ,  H01L 23/12 L

F-Term (64)：

4E351AA00 ,  4E351BB01 ,  4E351BB24 ,  4E351BB33 ,  4E351BB35 ,  4E351CC06 ,  4E351CC07 ,  4E351DD04 ,  4E351DD05 ,  4E351DD06 ,  4E351DD19 ,  4E351DD20 ,  4E351GG02 ,  4E351GG15 ,  5E317AA24 ,  5E317BB01 ,  5E317BB11 ,  5E317BB12 ,  5E317BB13 ,  5E317BB14 ,  5E317BB15 ,  5E317CC31 ,  5E317CC32 ,  5E317CC33 ,  5E317CC44 ,  5E317CD05 ,  5E317CD15 ,  5E317CD18 ,  5E317CD25 ,  5E317GG07 ,  5E317GG09 ,  5E319AA03 ,  5E319AA07 ,  5E319AA08 ,  5E319AB05 ,  5E319AC01 ,  5E319AC13 ,  5E319AC17 ,  5E319BB01 ,  5E319CC22 ,  5E319CC33 ,  5E319GG03 ,  5E343AA02 ,  5E343AA12 ,  5E343AA38 ,  5E343BB09 ,  5E343BB15 ,  5E343BB23 ,  5E343BB24 ,  5E343BB25 ,  5E343BB44 ,  5E343BB48 ,  5E343BB61 ,  5E343BB71 ,  5E343CC46 ,  5E343CC48 ,  5E343CC67 ,  5E343DD43 ,  5E343EE17 ,  5E343ER11 ,  5E343ER23 ,  5E343ER25 ,  5E343GG01 ,  5E343GG18