Pat

J-GLOBAL ID：200903022219585720

不揮発性半導体記憶装置

Inventor： 中尾 広宣 ,  中村 孝
Applicant, Patent owner： ローム株式会社
Agent (1)： 杉谷 勉
Gazette classification：公開公報
Application number (International application number)：1991321045
Publication number (International publication number)：1993136377
Application date： Nov. 08, 1991
Publication date： Jun. 01, 1993
Summary：

【要約】【目的】 高集積化が可能であり、しかもデータの読み出し時にデータをリフレッシュする必要のない不揮発性半導体記憶装置を提供する。【構成】 フィールド酸化膜2で分離形成された素子領域内に2つメモリセルがあり、各メモリセルでは、2つのセレクトトランジスタSTr1,2との間に8個のMOSトランジスタTrがソース・ドレイン拡散領域5を共用して直列に接続される。両メモリセルのセレクトトランジスタSTr2、2’はドレイン拡散領域6を共用する。共用電極9は、MOSトランジスタTrのゲート電極と強誘電体キャパシタFCの下地電極とを兼ねる。セレクトトランジスタSTr1,2のゲート電極8、強誘電体キャパシタFCの共用電極9、上部電極11は、それぞれワードラインとして導出され、ドレイン拡散領域6にはビットラインである金属配線13が接続される。

Claim (excerpt)：

強誘電体の残留分極を利用して情報の記憶を行う不揮発性半導体記憶装置において、絶縁膜で分離形成された1つの素子領域内に2つのメモリセルが形成されており、前記各メモリセルは、2つのセレクトトランジスタと、前記両セレクトトランジスタの間に互いに拡散領域を共用して直列に接続される複数個のMOSトランジスタと、前記各MOSトランジスタのゲート電極に一方の電極が等価的に接続するように対応配置された複数個の強誘電体キャパシタとから構成されており、前記両メモリセルの末端にある第1のセレクトトランジスタのゲート電極は第1のワードラインとして導出され、前記各MOSトランジスタのゲート電極と各強誘電体キャパシタの一方の電極の接続部は第2のワードラインとしてそれぞれ導出され、前記各強誘電体キャパシタの他方の電極は第3のワードラインとしてそれぞれ導出され、前記両メモリセルの先端側の第2のセレクトトランジスタは互いに拡散領域を共用し、その拡散領域にビットラインが接続されているとともに、各々のゲート電極が第4のワードラインとして導出されていること、を特徴とする不揮発性半導体記憶装置。

IPC (5)：

H01L 27/115 ,  G11C 11/22 ,  G11C 16/02 ,  H01L 29/788 ,  H01L 29/792

FI (3)：

H01L 27/10 434 ,  G11C 17/00 307 E ,  H01L 29/78 371

Patent cited by the Patent：

Cited by examiner (3)

• 特開平1-282873
  
• 特開平2-185789
  
• 特開平3-032066