Pat

J-GLOBAL ID：200903022219898788

半導体装置の制御回路

Inventor： 川上 浩之 ,  寺沢 徳保
Applicant, Patent owner： 富士電機株式会社
Agent (1)： 山口 巖
Gazette classification：公開公報
Application number (International application number)：1994147222
Publication number (International publication number)：1996018423
Application date： Jun. 29, 1994
Publication date： Jan. 19, 1996
Summary：

【要約】【目的】容量結合によるゲート電位の上昇およびスイッチングサージ電圧を抑え、絶縁ゲート型半導体装置のスイッチング動作を安定化させる。【構成】npnトランジスタ3およびpnpトランジスタ4の直列回路からなるドライブ回路2を備え、スイッチング信号源9からのオンオフ信号9Sを受けて絶縁ゲート型半導体装置(IGBT)1のスイッチングを制御する制御回路が、オンオフ信号9Sの立ち上がりおよび立ち下がりに一定の傾きを与える切替速度制御手段10と、ドライブ回路のpnpトランジスタ4にダーリントン接続されそのエミッタがIGBT1のソースに接続されたゲート電位安定用npnトランジスタ20と、IGBT1のゲート電位がそのスレッシュ電圧以下に低下したことを検知してゲート電位安定用npnトランジスタ20のベースに向けてオン信号を発する安定動作拡張手段30とを備える。

Claim (excerpt)：

npnトランジスタおよびpnpトランジスタの直列回路からなり,制御電源に両者のコレクタが接続され,そのベース側にスイッチング信号源からのオンオフ信号を受けてエミッタ側にオンオフ駆動電圧を出力するドライブ回路を備え、このドライブ回路の出力側にゲート端子が接続された絶縁ゲート型半導体装置のスイッチングを制御するものにおいて、スイッチング信号源からのオンオフ信号の立ち上がりおよび立ち下がりに一定の傾きを与えて前記ドライブ回路のベース側に供給する切替速度制御手段と、前記ドライブ回路のpnpトランジスタにダーリントン接続されそのエミッタが前記絶縁ゲート型半導体装置のソースに接続されたゲート電位安定用npnトランジスタと、前記絶縁ゲート型半導体装置のゲート電位がそのスレッシュ電圧以下に低下したことを検知して前記ゲート電位安定用npnトランジスタのベースに向けてオン指令を発する安定動作拡張手段とを備えてなることを特徴とする半導体装置の制御回路。

IPC (4)：

H03K 17/567 ,  H02M 1/08 ,  H03K 17/16 ,  H03K 17/56

FI (2)：

H03K 17/56 D ,  H03K 17/56 Z